• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明可提高半導體裝置之製造成品率。在半導體晶片(SW)上形成被加工膜(1)，在被加工膜(1)上形成抗反射膜(2)，在抗反射膜(2)上形成抗蝕層(3)後，對抗蝕層(3)進行浸液曝光、顯影及沖洗處理，從而形成抗蝕圖(3a)。隨後，將抗蝕圖(3a)作為蝕刻掩模，依序對抗反射膜(2)及被加工膜(1)進行蝕刻。在抗蝕層(3)之顯影製程中，抗反射膜(2)從因顯影處理而被除去了抗蝕層(3)之部分露出。在進行顯影後之沖洗處理時，從抗蝕層(3)露出之抗反射膜(2)表面之撥水性與抗蝕層(3)表面(3b)之撥水性相同或更高。
    公开号:TW201310500A
    申请号:TW101130526
    申请日:2012-08-22
    公开日:2013-03-01
    发明作者:Takuya Hagiwara
    申请人:Renesas Electronics Corp；
    IPC主号:H01L21-00
    专利说明:
    半導體裝置之製造方法
    本發明涉及一種半導體裝置之製造方法，尤其涉及一種適用於使用浸液曝光之半導體裝置製造方法之有效技術。
    浸液曝光係通過在透鏡與半導體晶片之間之微小間隙內利用水之表面張力形成水膜(彎液面)，從而使透鏡與被照射面(半導體晶片)之間高折射率化之一種曝光方式，與通常之乾式曝光相比，這種曝光方式可增大實效之透鏡數值孔徑(NA)。通過增大透鏡數值孔徑，能夠對更微細之圖形進行析像，因此正在推進浸液曝光在工業上之實用化。
    在日本特開2009-4478號公報(專利文獻1)中，公開了除去抗蝕膜表面之撥水性膜，以改善顯影處理製程中圖形尺寸控制性之技術。
    在日本特開2005-183709號公報(專利文獻2)中，公開了對經過浸液曝光之基板進行顯影之顯影裝置相關之技術，即：塗敷抗蝕劑並使撥水性膜成膜，之後進行浸液曝光，在將撥水性膜溶解除去之後，對抗蝕劑進行顯影處理。
    在日本特開2010-212270號公報(專利文獻3)中，公開了無須改動抗蝕膜表面之接觸角便可應對抗蝕膜及膜厚變更之半導體裝置製造方法相關之技術。在日本特開2010-212270號公報(專利文獻3)中，公開了如下技術：在將液狀之抗蝕劑供應到半導體晶片表面之前，具有為了使半導體晶片表面易潤濕而將預濕稀釋劑供應到半導體晶片表面之製程，且在該預濕稀釋劑中添加撥水性添加劑。
    在日本特開2010-219150號公報(專利文獻4)中，公開了用於在基板上連續多次形成抗蝕圖之塗敷、顯影裝置相關之技術，且公開了至少對基板之側面部進行撥水處理之技術。
    在日本特開2010-128056號公報(專利文獻5)中，公開了抗蝕劑表面改質液相關之技術，所述抗蝕劑表面改質液被用作抗蝕膜之曝光後加熱處理製程前之表面處理液，可降低抗蝕膜之撥水性從而能抑制缺陷之產生。 [先行技術文獻] [專利文獻] [專利文獻1]
    日本特開2009-4478號公報 [專利文獻2]
    日本特開2005-183709號公報 [專利文獻3]
    日本特開2010-212270號公報 [專利文獻4]
    日本特開2010-219150號公報 [專利文獻5]
    日本特開2010-128056號公報
    根據本案發明人所進行之研究，得出了以下結論。
    浸液曝光係在透鏡與半導體晶片之間之微小間隙內形成彎液面(水膜)，但要形成所述彎液面，半導體晶片之被照射面(被曝光面)必須具有撥水性。這是因為，如果半導體晶片之被照射面(被曝光面)之撥水性低，則無法在透鏡與半導體晶片之間順利地形成彎液面。為了確保半導體晶片之被照射面之撥水性，例如具有在半導體晶片之被照射面塗敷具備撥水性之表塗膜之方法、或者使用使撥水添加劑偏析到表面而使表面撥水化之無表塗層抗蝕劑之方法。
    如上所述，在浸液曝光中，半導體晶片之被照射面必須具有撥水性，但如果在浸液曝光後之顯影處理時抗蝕劑表面之撥水性高，則會產生以下問題，即，大量產生被稱為再附著缺陷或團狀(blob)缺陷(乾燥污痕)。這樣有可能使半導體裝置之製造成品率下降。
    產生這些缺陷之原因被認為是：因抗蝕劑表面之撥水性高，所以與水之凝聚能相比，低表面自由能成為主導，在顯影後之純水沖洗(rinse)時，在純水沖洗液之旋轉乾燥時只有水先排出到半導體晶片外而沖洗液內所含之顯影難溶物則殘留在半導體晶片上，或者，純水沖洗液在旋轉乾燥時分散得較細且乾燥後成為污痕。但是，經本案發明人對本缺陷之原因進行研究，結果明確了：不僅上述原因，位於上層抗蝕劑下之抗反射膜之撥水性比上層抗蝕劑低也是缺陷產生之較大主因。
    本發明之目的在於提供一種能夠提高半導體裝置之製造成品率之技術。
    本發明之所述內容及所述內容以外之目的和新特徵在本說明書之描述及圖式簡單說明中寫明。
    下面簡要說明關於本專利申請書所公開之發明中具有代表性實施方式之概要。
    作為代表性實施方式之半導體裝置之製造方法，在對抗蝕層進行浸液曝光後使抗蝕層進行顯影，並進行沖洗處理時，使在顯影處理後露出之抗蝕層之基底層表面之撥水性與沖洗處理中抗蝕層表面之撥水性相同或更高。
    下面簡要說明關於本專利申請書中所公開之發明中根據具有代表性實施方式所獲得之效果。
    即，通過本發明之實施方式，能夠提高半導體裝置之性能。
    在以下實施方式中，為了方便，在必要時將幾個部分或將實施方式分割來說明，除了需要特別說明之外，這些並非彼此無關係的，而係與其他一部分或者全部之變形例、詳細內容及補充說明等相互關聯的。另外，在以下實施方式中提及要素數等(包括個數、數值、量、範圍等)時，除了特別說明及原理上已經明確限定了特定之數量等情況以外，所述特定數並非指固定之數量，而係可大於等於該特定數或可小於等於該特定數。而且，在以下實施方式中，除了特別說明及原理上已經明確了必要時除外，所述構成要素(包括要素步驟等)也並非必須之要素。同樣地，當在以下實施方式中提及構成要素等形狀、位置關係等時，除了特別說明及原理上已經明確了並非如此時，實質上包括與該形狀等相近或者類似之形狀、位置關係等。同理，上述數值及範圍也是同樣的。
    以下根據附圖詳細說明本發明之實施方式。另外，在用於說明實施方式之所有圖中，對具有同一功能之構件採用同一符號，並省略掉重複之說明。另外，在以下實施方式中，在除了需要特別說明時以外，對於同一或同樣之部分，原則上不進行重複說明。
    另外，在實施方式所用附圖中，為了使圖面簡單易懂，有時會省略掉剖面圖之剖面線。或者也會給俯視圖加上剖面線。
    首先，對本案發明人進行研究之經過進行說明。
    圖1係浸液曝光之說明圖。
    在浸液曝光中，使用了具有圖1所示結構之裝置。在圖1所示之浸液曝光裝置中，在透鏡LS下方配置半導體晶片SW，所述半導體晶片SW被配置並保持在晶片平臺ST上。並且，以在透鏡LS與半導體晶片SW之被照射面(被曝光面)之間填滿純水之方式，使純水從噴嘴NZ之流入口NZa進入，並從吸入口NZb排出。通過所述純水在透鏡LS與半導體晶片SW之被照射面之間之微小間隙內形成彎液面(水膜)MS。為了形成所述彎液面MS，半導體晶片SW之被照射面必須具有撥水性。在半導體晶片SW之被照射面上，形成有微細加工用之抗蝕層(抗蝕膜、光致抗蝕層、感光性抗蝕層)PR作為單層抗蝕膜或多層抗蝕膜。
    在浸液曝光(浸液光刻)中，在半導體晶片SW之主表面上之抗蝕層PR上使浸液水形成為膜狀彎液面MS，在使透過透鏡LS之光通過彎液面MS並照射到半導體晶片SW上之抗蝕層PR上，同時對半導體晶片SW進行掃描以進行掃描曝光。此時，為了防止化學增幅抗蝕劑內之光酸產生劑或鹼鹼等低分子化合物等溶出到浸液水中，以及為了使彎液面能夠在無殘留液滴之狀態下高速且順滑地移動，採用了使抗蝕層PR表面在難以溶出之狀態下賦予撥水性之技術。
    本技術內容之一係表塗層工藝，即由對抗蝕層PR進行兩次塗敷處理所形成之兩層膜構成，且在通常之抗蝕劑上塗敷抗蝕劑上層保護膜(表塗層)之工藝。所述表塗層係可溶於鹼鹼顯影液且在顯影時自動剝離之膜，為了提高膜之撥水性，多由含有鹼鹼可溶部之含氟聚合物構成。所述表塗層工藝之工藝流程如圖2所示。
    在圖2之表塗層工藝中，在半導體晶片上形成被加工膜，並在所述被加工膜上塗敷有機抗反射膜並使其熱固化，然後在所述有機抗反射膜上塗敷感光性抗蝕膜並使其熱固化，再在所述感光性抗蝕膜上塗敷表塗膜並使其熱固化。接下來進行浸液曝光，並在進行曝光後之熱處理後，通過感光性抗蝕膜之顯影處理，從而使感光性抗蝕膜被圖形化而成為抗蝕圖。接著將感光性抗蝕膜(抗蝕圖)作為蝕刻掩模依序對有機抗反射膜及被加工膜進行蝕刻，隨後，除去感光性抗蝕膜(抗蝕圖)及有機抗反射膜。被加工膜係將感光性抗蝕膜(抗蝕圖)作為蝕刻掩模而受到蝕刻，並轉印圖形且加工成所需圖形。
    但是，所述表塗層工藝存在以下問題，即，因進行兩次塗敷處理而使工藝冗長，以及因使用抗蝕劑和表塗層這兩種藥液而使材料成本變高等問題。而且，由於含顯影可溶基與高撥水性這兩者處於協調之關係，因此也可能出現為了防止產生顯影難溶物而使表面不具備充分撥水性之情況。
    此外，正在開發並銷售之無表塗層抗蝕劑則為另一種技術，所述無表塗層抗蝕劑係將微量表面自由能低之高分子(含氟聚合物)作為撥水劑而混入抗蝕劑液中，在形成塗敷膜時利用撥水劑之表面偏析效應使撥水劑僅集中在表面，從而利用一次塗敷處理而作為單一塗敷膜自發形成上述抗蝕劑和表塗層這兩層。通過使用所述材料，便可抑制表塗層工藝之冗長性、及由此導致裝置成本及材料成本之上升。而且，與作為塗敷膜而形成之表塗層相比，由於向無表塗層抗蝕劑中添加之撥水劑僅為少量即可，因此難以產生顯影難溶物。因此，還具有可使用更高撥水性之材料從而能夠實現高撥水表面之優點。
    如上所述，通過使表面具備撥水性，從而使浸液曝光處理成為可能。初期工藝基本上都使用表塗層，但最近出於降低材料成本和簡化製程之目的，使用無表塗層抗蝕劑之工藝逐漸成為主流。使用無表塗層抗蝕劑時浸液曝光之工藝流程如圖3及圖4所示。圖3係使用無表塗層抗蝕劑時浸液曝光之工藝流程之製程流程圖，圖4係使用無表塗層抗蝕劑時浸液曝光之工藝流程之主要部分剖面圖。
    首先，在半導體晶片(半導體基板)SW上形成被加工膜(被加工層)1(圖3及圖4之步驟S1)。接著，在被加工膜1上形成抗反射膜2(圖3及圖4之步驟S2)。抗反射膜2係採用使用無機膜之底部抗反射層(Bottom Antireflective Layer，BARL)或者使用有機膜之底部抗反射塗層(Bottom Antireflective Coating，BARC)。當使用入射角大之光來使光成像時，有時也會使用兩個層(BARL層及BARC層)來防止反射。在形成BARC時，進行塗敷和熱固化。接下來，在抗反射膜2上旋塗無表塗層抗蝕劑而形成抗蝕層(感光性抗蝕層、無表塗層抗蝕層)3(圖3及圖4之步驟S3)。在塗敷後進行熱固化。接下來，使用浸液曝光裝置進行抗蝕層3之曝光(浸液曝光)處理(圖3及圖4之步驟S4)。在圖4之步驟S4中，用箭頭模式性地示出通過光掩模MK照射到抗蝕層3上之曝光用光4。接著，進行曝光後烘烤(PEB：Post Exposure Bake)(圖3及圖4之步驟S5)後，將TMAH：2.38 mass%(質量百分比)作為顯影液進行鹼鹼顯影(圖3及圖4之步驟S6)，由此完成了抗蝕圖3a。另外，在顯影處理後，還需進行沖洗處理及乾燥處理。
    抗蝕圖3a係通過曝光和顯影對抗蝕層3進行圖形化而成的。通過將所述抗蝕圖3a作為蝕刻掩模依序對抗反射膜2及被加工膜1進行蝕刻，從而對被加工膜1進行圖形轉印(圖3及圖4之步驟S7)。即，通過將抗蝕圖3a作為蝕刻掩模被進行蝕刻而被轉印抗蝕圖3a之圖形，從而將被加工膜1加工成與抗蝕圖3a同樣之圖形。最後除去抗蝕圖3a及抗反射膜2(圖3及圖4之步驟S8)，由此，便可形成被加工膜1之圖形。
    無表塗層抗蝕劑係提高表面撥水性以便能夠進行浸液曝光之材料。若無其他特別處理，則無表塗層抗蝕劑在曝光後表面撥水性仍較高，從而也可在保持高表面撥水性之狀態下進行顯影處理。但是已明確了如下狀況，即，在對表面撥水性高之抗蝕劑進行顯影時，易產生殘渣缺陷、微橋缺陷、團狀缺陷(乾燥污痕)等(參照圖5)。圖5係殘渣缺陷、微橋缺陷及團狀缺陷(乾燥污痕)之說明圖。圖5(A)係產生了殘渣(殘渣物)11之狀態(之主要部分剖面圖)，圖5(B)係在抗蝕圖3a間產生了橋狀缺陷即微橋缺陷12之狀態(之主要部分剖面圖)，圖5(C)係產生了團狀缺陷(乾燥污痕)13之狀態(之主要部分剖面圖)。上述缺陷有可能導致將抗蝕圖3a作為蝕刻掩模之蝕刻中之缺陷。因此，必須針對無表塗層抗蝕劑採取應對所述缺陷之措施。
    上述缺陷通常由於以下原因所引起：因抗蝕劑表面之撥水性高，所以與水之凝聚能相比，低表面自由能將成為主導，因而在顯影後之純水沖洗處理之旋轉乾燥時，只有水先排出到半導體晶片外而沖洗液內所含之顯影難溶物將殘留在半導體晶片上(圖6)；或者，在旋轉乾燥時純水沖洗液將被分散得較細，並在乾燥後成為污痕(圖7)。此時，圖6及圖7係缺陷產生原因之說明圖(說明缺陷產生原因之主要部分剖面圖)，圖6係顯影後沖洗處理之液滴14中所含之顯影難溶物15殘留在半導體晶片SW上(即抗蝕圖3a上)之情況。圖7係顯影後沖洗處理之液滴16被分散得較細而成為微細之液滴16a，且來自空氣中之雜質或來自抗蝕劑(抗蝕層3)之溶出物混入液滴(液滴16a)中，而在液滴(液滴16a)乾燥後成為乾燥污痕17之情況。
    但是，本案發明人對缺陷產生之詳細原因進行了調查，結果發現：除了上述缺陷產生原因以外，位於抗蝕層(上層抗蝕劑)下之抗反射膜之撥水性比抗蝕層(上層抗蝕劑)之撥水性低也會引發缺陷。尤其在使用無表塗層抗蝕劑時，由於抗蝕劑表面之撥水性變高，因此抗蝕層(上層抗蝕劑)正下方之膜之撥水性必然比抗蝕層(上層抗蝕劑)表面之撥水性低。當對正性抗蝕劑進行曝光並進一步進行顯影處理時，感光部溶解於顯影液而形成空隙(抗蝕圖間之空隙)，因而露出抗蝕劑正下方之膜。水容易穩定在親水性高(表面張力大)之部位，而且，易從撥水性高之部位向親水性高(撥水性低)之部位移動。當然，在接觸面積增加之槽或孔內，水在物理上變得更加穩定。由於以上原因，當抗蝕劑正下方之膜之撥水性比抗蝕劑表面低時，顯影後之沖洗處理時沖洗液(純水)在空隙部(感光部、抗蝕圖間之空隙部)變得穩定而難以移動。
    下面參照圖8及圖9對所述缺陷產生之現象進行更詳細地說明。圖8及圖9係本案發明人經研究後發現缺陷產生原因之說明圖(說明缺陷產生原因之主要部分剖面圖)。
    如圖8(A)所示，在半導體晶片SW上，由下至上依序形成被加工膜1、抗反射膜2及抗蝕層(感光性抗蝕層、無表塗層抗蝕層)3，之後再對所述抗蝕層3進行浸液曝光。在圖8(A)中，箭頭係曝光用光4。而且，在圖8(A)中，對抗蝕層3中之感光區域(受到曝光之區域)用3c來表示。
    接下來，如圖8(B)所示，利用顯影液21進行顯影處理。此時之假設條件為：使用無表塗層正性抗蝕劑作為抗蝕層3用之抗蝕劑材料，且顯影後抗蝕層3表面之撥水性比抗蝕層3正下方之膜(此處為抗反射膜2)之撥水性高。
    正性抗蝕劑(抗蝕層3)之感光區域(對應於上述感光區域3c)發生極性變化，而呈現出對於顯影液21之溶解性。在通過顯影處理使抗蝕劑(感光區域3c)溶解而形成之空隙部22內，在顯影液21中存在大量抗蝕劑溶解物23。另外，抗蝕層3通過所述顯影處理被將感光區域3c溶解及除去而成為抗蝕圖3a，而抗蝕層3被溶解及除去之部分將成為抗蝕圖3a間之空隙部22。
    接下來，如圖8(C)所示，進行顯影後之純水沖洗處理。抗蝕劑溶解物23溶解於顯影液21但不溶解於水，因此在將顯影液21換成沖洗液(純水)24之過程中，抗蝕劑溶解物23將被析出。而且，在親水性更高之空隙部22內水(沖洗液24)將會穩定。
    在沖洗處理後進行旋轉乾燥(使半導體晶片SW旋轉從而使其乾燥之處理)，但如圖8(D)所示，在空隙部22中水(沖洗液24)穩定而不會被排出到半導體晶片SW外，而係直接在半導體晶片SW上變乾燥。結果將如圖8(E)所示，被析出之抗蝕劑溶解物23將作為殘渣而殘留在空隙部22內，從而造成缺陷。
    而且，如圖9(A)所示，在顯影後之沖洗處理時，在抗蝕層3表面存在沖洗液之液滴25，當所述液滴25中存在抗蝕劑溶解物23之析出物或顯影難溶物時，液滴25將難以移動。如前所述液滴25在沖洗處理後之旋轉乾燥時，不會立即飛濺到半導體晶片SW外，而係在半導體晶片SW表面朝半導體晶片SW之外周方向移動。由於水易從撥水性高之部位向親水性高(撥水性低)之部位移動，因此如圖9(B)所示，液滴25在半導體晶片SW表面朝半導體晶片SW外周方向移動之過程中，如果存在親水性更高之空隙部22，則如圖9(C)所示，液滴25進入該空隙部22內並陷入其中。如果此時液滴25保持此狀態而變乾燥，則如圖9(D)所示，將因液滴25中所含之抗蝕劑溶解物23之析出物或顯影難溶物殘留在空隙部22內而成為缺陷。如圖8及圖9所示之因顯影引起之缺陷，有可能導致將抗蝕圖3a作為蝕刻掩模進行蝕刻時之缺陷。
    因圖形之微細化，通過曝光機(曝光裝置)形成之像之光學對比度也降低。同時，顯影難溶物或抗蝕劑溶解物也更容易析出。所以，所形成之抗蝕圖之線寬有時也會變細，因這些影響而產生之缺陷會直接影響製造成品率，從而導致製造成品率下降。為了提高製造成品率，必須針對這些缺陷採取應對措施。
    當無法避免顯影難溶物或抗蝕劑溶解物23析出時，為了使其不會造成缺陷，只要在顯影後之沖洗處理時，將其(顯影難溶物或抗蝕劑溶解物23之析出物)與沖洗液24一同排出到半導體晶片SW外即可。為了使沖洗液24更容易排出到半導體晶片SW外，關鍵在於使沖洗液24不會穩定殘留在抗蝕圖3a之空隙部22內。下面參照圖10進行說明。圖10係沖洗液24難以穩定殘留在抗蝕圖3a之空隙部22中之狀態之說明圖(主要部分剖面圖)。
    圖10係如圖8(D)或圖9(C)所示在抗蝕圖3a之空隙部22內殘留有沖洗液24之狀態，此時，如果沖洗液24穩定殘留在空隙部(空間)22內，並在此狀態下進行乾燥，則會產生如圖8(E)或圖9(D)所示之缺陷。因此，關鍵在於，即使沖洗液24進入抗蝕圖3a之空隙部22內，殘留在空隙部22內之沖洗液24也不會穩定，而是很容易移動到空隙部22外部。
    為了使沖洗液24不會穩定殘留在抗蝕圖3a之空隙部22內，以下方法為有效做法：在顯影後之沖洗處理時，使位於抗蝕層3(上層抗蝕膜)正下方之材料膜26(此時，抗反射膜2對應於材料膜26)之撥水性與抗蝕層3表面之撥水性相同或者比抗蝕層3表面之撥水性高。撥水性程度以固體表面之水滴(液滴)之接觸角來表示，撥水性越高，則接觸角越大。如果用接觸角來表達上述關係，則如以下公式1。
    此公式中，θ1係抗蝕層3(上層抗蝕劑)表面3b上沖洗液24之接觸角，θ2係位於抗蝕層3正下方之材料膜26表面26a上沖洗液24之接觸角。此時，表面3b對應於顯影後之沖洗處理時抗蝕層3(抗蝕圖3a)之表面(最上層之表面)。而且，表面26a對應於顯影後之沖洗處理時從抗蝕圖3a之空隙部22露出之材料膜26之表面(露出面)。而且，有時也將θ1稱為抗蝕層3之表面3b之接觸角，將θ2稱為材料膜26之表面26a之接觸角。上述公式1也可記為θ2-θ1 0。
    圖11係接觸角之說明圖，表示在底層30上配置(靜止配置)有液滴(水滴)31之狀態。所謂接觸角係指在靜止之液體(液滴31)之表面接觸固體(底層30)處，液面(液滴31之表面)與固體面(底層30之表面)所形成之角，圖11所示之角度θ為接觸角。當底層30為抗蝕層3(抗蝕圖3a)且液滴31為沖洗液24時，接觸角θ為上述θ1。而且，當底層30為材料膜26且液滴31為沖洗液24時，接觸角θ為上述θ2。
    如果滿足上述公式1，則即使如圖10所示之沖洗液24進入抗蝕圖3a之空隙部22內，沖洗液24也不會穩定(不會被保持)殘留在空隙部22內而是容易移動到空隙部22外部。例如，沖洗液24從空隙部22內部朝向空隙部22之外部，且按圖10中標號29箭頭所示之方向移動。而且，即使在如圖9(B)所示，液滴25在半導體晶片SW表面朝半導體晶片SW外周方向移動之過程中存在空隙部22之情況下，液滴25也難以陷入該空隙部22內。因此，可抑制或防止因沖洗液24殘留在抗蝕圖3a之空隙部22內乾燥而產生缺陷(如圖8(E)或圖9(D)所示之缺陷)。因而，能夠提高半導體裝置之製造成品率。
    通過預先選擇在顯影後之沖洗處理時具備滿足上述公式1之關係之表面狀態之抗蝕層3和抗蝕層3正下方之材料膜26，能夠減少圖8及圖9所示因顯影引起之缺陷。但是，如果為滿足上述公式1之關係之材料，則材料之選擇將受到限制。為了擴大材料選擇面可採用如下兩種方法，即控制抗蝕層3(上層抗蝕劑)表面之撥水性之方法與控制抗蝕層3正下方之材料膜26表面之撥水性之方法。但是，抗蝕層3必須具備足以形成低缺陷且微細圖形之光刻性能和用於使浸液曝光成為可能之表面撥水性，如果要對抗蝕層3賦予比上述更多之性能，則有可能使所述兩種性能發生惡化。因此，在不改變抗蝕層3之情況下且能滿足上述公式1之條件，優選提高抗蝕層3正下方之材料膜26表面撥水性之對策。
    以下示出兩種(第1方法與第2方法)控制抗蝕層3正下方之材料膜26之撥水性之方法。圖12係控制抗蝕層3正下方之材料膜26之撥水性之第1方法之說明圖，圖13及圖14係表示第1方法中所用單體之例子之說明圖。圖15係控制抗蝕層3正下方之材料膜26之撥水性之第2方法之說明圖。
    首先，通過圖12~圖14來說明控制抗蝕層3正下方之材料膜26之撥水性之第1方法。
    第1方法中，對抗蝕層3正下方之材料膜26，使用以碳(C)為主要成分之有機膜或者以碳(C)及矽(Si)為主要成分之有機膜。為了提高該有機膜表面之撥水性，在有機膜用之塗敷藥液(用於通過塗敷形成所述有機膜之藥液)中混合氟樹脂。混合在有機膜用藥液(對應圖12所示之有機膜用材料34a)中之氟樹脂(對應圖12所示之氟化合物33)，在通過旋塗法向底層32上進行塗敷時(塗敷有機膜用藥液而形成有機膜時)，由於欲使氟樹脂所具備之表面自由能變得最小之驅動力(driving force)，如圖12所示向有機膜(對應圖12所示之作為BARC之有機膜34)之表面偏析。另外，底層32係成為有機膜34基底之膜，並形成在半導體晶片之主表面上。如圖12(圖12(B))所示，通過撥水性高之氟樹脂(氟化合物33)向有機膜34表面偏析，可提高有機膜34表面之撥水性。如上所述，通過將在表面偏析有撥水性高之氟樹脂(氟化合物33)之有機膜34來作為上述材料膜26，可提高上述材料膜26之撥水性。
    使用具備以下結構之材料作為上述氟樹脂(氟化合物33)之方法為有效方法。
    混合在有機膜(34)中之氟樹脂(氟化合物33)係將由化學式CH2=C(X)COOYRf......(化學式1)表示之單量體形成之單體聚合而形成。其中，上述化學式1中X係氫(H)原子、氟(F)原子、碳數1~20之直鏈狀或分支狀烷基、碳數1~20之直鏈狀或分支狀氟烷基、或者CFX1X2基(其中X1及X2為氫原子或氟原子)。而且，上述化學式1中Y係直接鍵合或者碳數1~10之不含氟原子之二價之有機基。而且，上述化學式1中Rf係碳數4~6之直鏈狀或分支狀之氟烷基。圖13及圖14中示出了由以上述化學式1表示之單量體形成之單體例(化學式2~化學式20)，但並不限定於這些單體。
    如圖13及圖14所示，將一種或多種單體(化學式2~化學式20之單體)聚合而製成上述氟樹脂(氟化合物33)。氟樹脂之分子量為300~200000較為理想，為500~100000則更理想。通過將氟樹脂混合到上述材料膜26形成用之藥液(有機膜藥液)中，並利用旋塗法將所述藥液(混合有氟樹脂之有機膜藥液)塗敷到半導體晶片(半導體基板)SW上，從而能夠形成上述材料膜26。在塗敷時，氟樹脂偏析到塗敷膜(材料膜26)表面，可提高表面之撥水性。高表面撥水性必須維持到顯影後之沖洗處理時，因此優選不溶於顯影液(浸液曝光後進行顯影處理時使用之顯影液)之氟樹脂。
    後述實施例2、3、5中應用了所述第1方法。
    接下來，使用圖15來說明控制抗蝕層3正下方之材料膜26之撥水性之第2方法。
    第2方法中，抗蝕層3正下方之材料膜26之材料並無特別限定，既可採用塗敷膜，也可採用CVD膜，既可為有機膜，也可為無機膜。在材料膜26成膜(形成)後，利用至少含有撥水化劑和溶劑之撥水化劑藥液來對材料膜26實施撥水化處理。撥水化處理可通過以下方式來進行：例如通過圖15所示之裝置，對由具有一種以上撥水化劑之撥水化劑藥液構成之處理藥液進行攪拌，以在半導體晶片SW上(即材料膜26上)形成液膜。撥水化劑可使用氟類撥水化劑、矽酮類撥水化劑、氟矽酮類撥水化劑、矽烷耦合劑、矽烷化劑、烷化劑或醯化劑中任何一種，也可將兩種以上混合使用。但在任何一種情況下，對於各適合於撥水化劑之溶劑，均使用稀釋成0.5~5.0 mass%(質量百分比)濃度之藥液。而且，通過在撥水化劑藥液中添加水、酸及鹼中之至少一種，便可獲得充分之撥水性。對於撥水化處理中所用之撥水化劑與基板(材料膜26)之間之反應，優選在常溫下使其發生反應，如果為反應性差之撥水化劑，則也可在使撥水化劑藥液接觸表面之後，通過加熱板(熱板)等以60℃~120℃之溫度進行1分鐘左右之熱處理，但是優選在110℃~150℃左右之溫度條件下進行熱處理。
    圖16(化學式21、化學式22)係上述氟類撥水化劑、矽酮類撥水化劑、氟矽酮類撥水化劑之例子。在圖16所示之化學式21中，R1、R2、R3為H、CH3、C2H5或C3H7，n為0~5之整數，R為CmF2m+1或CmH2m+1，此時，m為1~10之整數。而且，在圖16所示之化學式22中，R1、R2、R3為(CH2)n-CmF2m+1，n為0~5之整數，R0為H、CkH2k+1、Si(OCH3)3、Si(OC2H5)3、Si(OC3H7)3、或者與圖16之化學式22之NH鍵右側之結構(SiR1R2R3)相同之結構，其中，m為1~10之整數，k為1~3之整數。
    而且，當使用矽烷化劑作為撥水化劑時，例如可使用BSA(N,O-bis(trimethylsilyl)acetamide，N,O-雙(三甲矽基)乙醯胺)、BSTFA(N,O-bis(trimethylsilyl)trifluoroacetamide，N,O-雙(三甲基矽烷基)三氟乙醯胺)、HMDS(hexamethyldisilazane，六甲基二矽氮烷)、MSTFA(N-meyhyl-N-trimethylsilyl-trifluoroacetamide，N-甲基-N-(三甲基矽烷基)三氟乙醯胺)、TMCS(trimethylchlorosilane，三甲基氯矽烷)、TMSI(N-trimethylsilylimidazole，N-三甲基矽基咪唑)、DMSDMA(dimethylsilyldimethylamine，二甲基矽烷基二甲基胺)等。
    後述實施例4應用了所述第2方法。
    通過使用上述第1方法或第2方法中所述之撥水性控制方法，只要撥水性條件能夠滿足上述公式1，便能減少圖8及圖9所示因顯影引起之缺陷。
    但是，如果抗蝕層3正下方之材料膜26之撥水性過高，則在材料膜26上塗敷抗蝕劑時抗蝕劑將因受到排斥而無法均勻地塗敷。改變抗蝕劑3正下方之材料膜26之接觸角時之三種ArF抗蝕劑之塗敷狀態如圖17所示。圖17所示之接觸角對應於材料膜26表面上純水之接觸角。而且，在圖17之表(說明圖)中，將塗敷性良好之情況示為「OK」，將塗敷性差之情況示為「NG」。由圖17可知，為了避免損害抗蝕劑(抗蝕層3)之塗敷性，優選使抗蝕層3正下方之材料膜26之接觸角(材料膜26表面上純水之接觸角)為80°以下，如果為78°以下則更理想。即，在塗敷抗蝕劑(抗蝕層3)時，優選將基底之材料膜26之接觸角(材料膜26表面之純水之接觸角)預先設為80°以下、設為78°以下則更理想，由此，便可提高抗蝕劑之塗敷性，從而能更可靠地形成抗蝕層3。
    要滿足上述公式1，必須將抗蝕層3表面3b之接觸角θ1設為與抗蝕層3正下方之材料膜26之接觸角θ2相同或更低。但是，在實施浸液曝光時，優選將抗蝕層3表面3b之接觸角θ1擴大到一定程度，有時還需要在抗蝕層3表面確保存在80°以上之接觸角(即浸液曝光時必須為θ1 80°)。其中，只要使用顯影可溶型表塗層(對應於後述實施例1)，或者使用採用了顯影可溶型撥水添加劑或極性變化型撥水添加劑之無表塗層抗蝕劑(對應於後述實施例3~5)即可。
    在使用顯影可溶型表塗層時，只要對表塗層使用高撥水材料，對抗蝕劑使用比抗蝕劑正下方之膜之表面撥水性低之材料即可。由此，曝光時能夠通過表塗層使抗蝕劑表面具有高撥水性，顯影後表塗層溶解於顯影液，因此能夠降低抗蝕劑表面之撥水性，從而能夠滿足上述公式1。
    當使用無表塗層抗蝕劑時，例如只要使用顯影可溶型撥水添加劑，便可在曝光時成為高撥水性，而在顯影時，表面偏析出之撥水添加劑將溶解於顯影液，從而能夠降低顯影後之沖洗處理時抗蝕劑表面之撥水性。而且，例如只要使用通過與鹼顯影液之間之反應而從撥水性極性變化為親水性之撥水添加劑，便可在曝光時成為高撥水性，而在顯影時，由於表面偏析出之撥水添加劑變為親水性，因此能夠降低抗蝕劑表面之撥水性。只要在抗蝕劑表面之撥水性下降之狀態下進行沖洗處理(顯影後之沖洗處理)時滿足上述公式1，便能夠抑制缺陷產生。
    下面以45 nm技術節點之CMOS-SOC(Complementary Metal Oxide Semiconductor-System On Chip，互補型金屬氧化物半導體-片上系統)器件之溝槽型元件隔離結構(STI)形成方法為例來說明本發明之實施例。當然，本發明也可應用於其他製程(溝槽型元件隔離結構形成製程以外之製程)，而且，也可同樣適用於其他技術節點之SOC產品或其他類型產品等。
    <實施例1>圖18及圖19係實施方式1之半導體裝置製造製程之剖面圖，表示溝槽型元件隔離結構形成製程中主要部分之剖面圖。
    溝槽型元件隔離結構形成製程中，首先，如圖18(A)所示，在由單晶矽等構成之半導體基板(半導體晶片)41上，由下至上依次形成層疊之氧化矽膜42及氮化矽膜43。之後通過光刻技術，通過以下方式在氮化矽膜43上形成抗蝕圖。為了形成抗蝕圖而使用了BARC工藝。
    首先，如圖18(B)所示，在氮化矽膜43上形成抗反射膜(BARC)44。其中，抗反射膜44形成用之藥液使用ARC29A(日產化學生產)，並通過旋塗法以80 nm之膜厚塗敷該藥液後，通過熱處理使聚合物交聯，從而形成抗反射膜44。所形成之抗反射膜44之表面接觸角(對應於上述θ)為64.5°。所述抗反射膜44相當於上述材料膜26(抗蝕劑正下方之膜)。
    抗蝕劑選用了表面接觸角比上述抗反射膜44低之材料作為正性抗蝕劑之抗蝕劑A(所謂抗蝕劑A，係為了方便而對所用抗蝕劑標注之名稱)。
    抗蝕劑A使用鍵合有對酸感應而脫離之甲氧基甲基(methoxymethyl group)之甲基丙烯酸樹脂(添加量：相對於總質量為7.0 mass%)作為基礎聚合物。而且，抗蝕劑A使用全氟丁基磺酸三苯基鋶鹽(添加量：相對於基礎聚合物之質量為5.0 mass%)作為PAG(Photo Acid Generator：光酸產生劑)，使用三乙醇胺(添加量：相對於基礎聚合物之質量為5.0 mass%)作為淬火劑。抗蝕劑A係使所述材料(上述基礎聚合物、PAG、淬火劑)溶解在用作溶劑之PGMEA(丙二醇甲醚醋酸酯)中製作而成之材料。由抗蝕劑A形成之抗蝕層45之表面接觸角(對應於上述θ)為62.2°。所述抗蝕層45係在抗反射膜44上通過旋塗法以150 nm之膜厚塗敷上述抗蝕劑A，並以100℃進行60秒之預烘烤而形成。
    接下來，在抗蝕層45表面塗敷膜厚為90 nm之顯影可溶表塗層TCX041(JSR生產)作為表塗膜層。抗蝕層45表面上形成之表塗膜層表面之接觸角(對應於上述θ)為78.9°，因而具有較高撥水性，足夠用於以400 mm/sec之掃描速度進行浸液曝光處理。
    接下來，使用中間掩模及縮小投影ArF浸液曝光裝置，使中間掩模之主表面上之積體電路圖形之實像成像在抗蝕層45上，對抗蝕層45進行浸液曝光(例如利用透過光掩模MK後之ArF光46進行曝光)，並將積體電路圖形轉印到抗蝕層45上(對應圖18(B))。接著，在100℃之溫度條件下對抗蝕層45進行60秒之曝光後烘烤(Post Exposure Bake)處理。
    接著，使用四甲基氫氧化銨(Tetramethyl ammonium hydroxide，簡稱TMAH)水溶液(TMAH濃度為2.38 mass%)之鹼顯影液，對抗蝕層45進行30秒之顯影處理。通過顯影處理，因抗蝕層45上之非感光部之表塗膜層在顯影時溶解而使抗蝕劑露出於表面，抗蝕層45上感光部之抗蝕劑溶解於顯影液而使抗反射膜44之表面露出(對應圖18(C))。抗蝕層45因在顯影處理時感光部被除去而成為抗蝕圖45a。
    顯影處理後，抗蝕層45之非感光部表面(即抗蝕圖45a之表面45b)之接觸角(對應於上述θ1)為61.8°，因抗蝕層45之感光部被除去(因溶解於顯影液而被除去)而露出之抗反射膜44之表面(露出面)44a之接觸角(對應於上述θ2)為64.5°，成為滿足上述公式1(即θ2 θ1之關係)之狀態。
    顯影處理後，針對具有所述表面狀態(滿足θ2 θ1關係之表面狀態)之半導體晶片(半導體基板41)，利用純水進行30秒之沖洗處理後進行旋轉乾燥，隨後進行缺陷檢查，結果未檢測到圖8及圖9所示被認為起因於顯影之缺陷。另外，在進行尺寸檢查、外觀檢查便可後完成抗蝕圖45a之形成製程。
    隨後，將抗蝕圖45a作為蝕刻掩模，並利用O2、N2及HBr之混合氣體來對抗反射膜44進行乾蝕刻，而且，將由抗蝕圖45a和抗反射膜44構成之圖形作為蝕刻掩模，利用Cl、HBr、SF6及O2之混合氣體來對氮化矽膜43、氧化矽膜42、半導體基板(矽基板)41進行乾蝕刻。由此，在半導體基板41之器件區域上，形成用於進行電路元件隔離之槽(溝槽、元件隔離槽)47(對應圖18(D))。
    接著，通過O2灰化除去殘留之抗蝕圖45a及抗反射膜44後，並通過熱氧化在槽47之內壁形成薄之熱氧化膜，隨後，在半導體基板41上之整個主表面上，以填埋槽47內之方式，通過化學氣相沉積(Chemical Vapor Deposition，簡稱CVD)法形成作為絕緣膜之元件隔離用氧化矽膜48(對應圖19(E))。
    在形成元件隔離用氧化矽膜48後，通過化學機械研磨(Chemical Mechanical Polishing，簡稱CMP)法(將氮化矽膜43作為研磨阻擋層)對元件隔離用氧化矽膜48進行研磨，除去槽47外部之元件隔離用氧化矽膜48，並使元件隔離用氧化矽膜48只殘留在槽47內(對應圖19(F))。在CMP製程後，利用熱磷酸除去氮化矽膜43，以此來完成溝槽型元件隔離結構(元件隔離區域49)之形成工作(對應圖19(G))。元件隔離區域49由殘留在槽47內之元件隔離用氧化矽膜48形成。
    <實施例2>圖20~圖22係實施方式2之半導體裝置製造製程之剖面圖，表示溝槽型元件隔離結構形成製程中主要部分之剖面圖。
    溝槽型元件隔離結構形成製程中，首先，如圖20(A)所示，在半導體基板(半導體晶片)41上，由下至上依次形成層疊之氧化矽膜42及氮化矽膜43。之後通過光刻技術，通過以下方式在氮化矽膜43上形成抗蝕圖。為了形成抗蝕圖而使用了三層抗蝕劑工藝，以提高抗反射及加工特性。
    首先，如圖20(B)所示，在氮化矽膜43上，形成以碳為主要成分之下層膜51。此時，使用HM8005(JSR生產)作為下層膜51形成用之藥液，通過旋塗法以200 nm之膜厚塗敷該藥液後，通過熱處理使聚合物交聯，從而形成下層膜51。
    接下來，在下層膜51上，形成以碳(C)及矽(Si)為主要成分之中間層(中間層膜)52。所述中間層52相當於上述材料膜26(抗蝕劑正下方之膜)。中間層52係使用SHB-A759(信越化學生產)作為基礎材料(基礎樹脂)。而且，作為混合在中間層52形成用之藥液中之氟樹脂，使用將圖23之結構之單體聚合而成且分子量為35,000之共聚物。此時，圖23係表示添加在中間層52中氟樹脂之單體結構之說明圖。另外，圖23之化學式23中Rf係碳數4~6之直鏈狀或分支狀之氟烷基。
    將相當於基礎樹脂之5.0 mass%之氟樹脂混合到中間層52形成用之藥液中，並通過旋塗法以80 nm之膜厚塗敷該混合液，隨後，通過熱處理使中間層52之基礎聚合物交聯，從而形成中間層52。添加在中間層52形成用之藥液中之氟樹脂在旋塗時偏析到表面(所塗敷膜之表面，即中間層52之表面)，結果，所形成之中間層52之表面接觸角(對應於上述θ)為78.0°，中間層52表面具有較高撥水性。
    接下來，如圖20(C)所示，在中間層52上，以150 nm之膜厚塗敷作為無表塗層正性抗蝕劑之抗蝕劑B，便形成了抗蝕層53(所謂抗蝕劑B，係為了方便而對此處所用之抗蝕劑標注之名稱)。
    抗蝕劑B使用鍵合有對酸感應而脫離之2-甲基金剛烷基之甲基丙烯酸樹脂(添加量：相對於總質量為7.0 mass%)作為基礎聚合物，使用全氟丁基磺酸三苯基鋶鹽(添加量：相對於基礎聚合物之質量為5.0 mass%)作為PAG。而且，抗蝕劑B使用三乙醇胺(添加量：相對於基礎聚合物之質量為5.0 mass%)作為淬火劑，使用不溶於鹼顯影液之氟化合物(添加量：相對於基礎聚合物之質量為4.0 mass%)作為撥水添加劑。抗蝕劑B係使所述材料(上述基礎聚合物、PAG、淬火劑、撥水添加劑)溶解在用作溶劑之PGMEA(丙二醇甲醚醋酸酯)中製成之材料。添加在抗蝕劑B中之撥水添加劑在旋塗時(通過旋塗來塗敷時)偏析到表面(所塗敷膜之表面，即抗蝕層53之表面)，結果，由抗蝕劑B形成之抗蝕層53之表面接觸角(對應於上述θ)為77.2°，抗蝕層53表面具有較高撥水性，足夠用於以400 mm/sec之掃描速度進行浸液曝光處理。
    接下來，使用中間掩模及縮小投影ArF浸液曝光裝置，使中間掩模之主表面上之積體電路圖形之實像成像在抗蝕層53上，由此，對抗蝕層53進行浸液曝光(例如利用透過光掩模MK後之ArF光46進行曝光)，將積體電路圖形轉印到抗蝕層53(對應圖20(C))上。接著，以100℃對抗蝕層53進行60秒之曝光後烘烤處理。
    接著，使用四甲基氫氧化銨(TMAH)水溶液(TMAH濃度為2.38 mass%)之鹼顯影液，對抗蝕層53進行30秒之顯影處理。通過顯影處理，抗蝕層53上感光部之抗蝕劑溶解於顯影液而露出中間層52之表面(對應圖21(D))。抗蝕層53因在顯影處理時感光部被除去而成為抗蝕圖53a。
    進行顯影處理後，抗蝕層53之非感光部表面(即抗蝕圖53a之表面53b)之接觸角(對應於上述θ1)為77.0°，因抗蝕層53之感光部被除去(因溶解於顯影液而被除去)而露出之中間層52之表面(露出面)52a之接觸角(對應於上述θ2)為78.0°，成為滿足上述公式1(即θ2 θ1之關係)之狀態。
    進行顯影處理後，針對具有上述表面狀態(滿足θ2 θ1關係之表面狀態)之半導體晶片(半導體基板41)，利用純水進行30秒之沖洗處理後進行旋轉乾燥，隨後進行缺陷檢查，結果未檢測到圖8及圖9所示被認為起因於顯影之缺陷。另外，在進行尺寸檢查、外觀檢查後便可完成抗蝕圖53a之形成製程。
    接著，將抗蝕圖53a作為蝕刻掩模，利用CHF3、CF4、O2之混合氣體來對中間層52進行乾蝕刻，將抗蝕圖53a之圖形轉印到中間層52上。而且，將由抗蝕圖53a和中間層52構成之圖形作為蝕刻掩模，並通過O2、N2、HBr之混合氣體來對下層膜51進行乾蝕刻，以將抗蝕圖53a之圖形轉印到下層膜51(對應圖21(E))上。在對下層膜51進行乾蝕刻時，抗蝕圖53a及中間層52因被除去而消失。而且，將下層膜51之圖形(經過圖形化之下層膜51)作為蝕刻掩模，並通過Cl、HBr、SF6、O2之混合氣體來對氮化矽膜43、氧化矽膜42、半導體基板(矽基板)41進行乾蝕刻。由此，即可在半導體基板41之器件區域上形成用於進行電路元件隔離之槽(溝槽、元件隔離槽)47(對應圖21(F))。
    接著，通過O2灰化除去殘留之下層膜51後，再通過熱氧化在槽47之內壁形成薄熱氧化膜，隨後，在半導體基板41上之整個主表面上，以填埋槽47內之方式，通過CVD法形成作為絕緣膜之元件隔離用氧化矽膜48(對應圖22(G))。
    在形成元件隔離用氧化矽膜48後，通過將氮化矽膜43作為研磨阻擋層之CMP法對元件隔離用氧化矽膜48進行研磨，除去槽47外部之元件隔離用氧化矽膜48，使元件隔離用氧化矽膜48只殘留在槽47內(對應圖22(H))。在CMP製程後，利用熱磷酸除去氮化矽膜43，以完成溝槽型元件隔離結構(元件隔離區域49)之形成工作(對應圖22(I))。元件隔離區域49由殘留在槽47內之元件隔離用氧化矽膜48形成。
    <實施例3>圖24~圖26係實施方式3之半導體裝置製造製程之剖面圖，表示溝槽型元件隔離結構形成製程中主要部分之剖面圖。
    溝槽型元件隔離結構形成製程中，首先，如圖24(A)所示，在半導體基板(半導體晶片)41上，由下至上依次形成層疊之氧化矽膜42及氮化矽膜43。之後通過光刻技術，通過以下方式在氮化矽膜43上形成抗蝕圖。為了形成抗蝕圖而使用了三層抗蝕劑工藝，以提高抗反射及加工特性。
    首先，如圖24(B)所示，在氮化矽膜43上，形成以碳為主要成分之下層膜51。此時，將HM8005(JSR生產)用作下層膜51形成用之藥液，在通過旋塗法以200 nm之膜厚塗敷該藥液後，再通過熱處理使聚合物交聯，從而形成下層膜51。
    接下來，在下層膜51上，形成以碳(C)及矽(Si)為主要成分之中間層(中間層膜)52。所述中間層52相當於上述材料膜26(抗蝕劑正下方之膜)。中間層52係使用SHB-A759(信越化學生產)作為基礎材料(基礎樹脂)。而且，使用將圖23之結構之單體聚合而成且分子量為35,000之共聚物作為混合在中間層52形成用之藥液中之氟樹脂。將相對於基礎樹脂質量為5.0 mass%之氟樹脂混合到中間層52形成用之藥液中，並通過旋塗法以80 nm之膜厚塗敷該混合液，隨後，通過熱處理使中間層52之基礎聚合物交聯，從而形成中間層52。添加在中間層52形成用之藥液中之氟樹脂在旋塗時偏析到表面(所塗敷膜之表面，即中間層52之表面)，結果，所形成之中間層52之表面接觸角(對應於上述θ)為78.0°，中間層52表面具有較高撥水性。
    接下來，如圖24(C)所示，在中間層52上，以150 nm之膜厚塗敷作為無表塗層正性抗蝕劑之抗蝕劑C，形成抗蝕層54(所謂抗蝕劑C，係為了方便而對此處所用之抗蝕劑標注之名稱)。
    抗蝕劑C使用鍵合有對酸感應而脫離之2-甲基金剛烷基之甲基丙烯酸樹脂(添加量：相對於總質量為7.0 mass%)作為基礎聚合物，使用全氟丁基磺酸三苯基鋶鹽(添加量：相對於基礎聚合物之質量為5.0 mass%)作為PAG。而且，抗蝕劑C使用三乙醇胺(添加量：相對於基礎聚合物之質量為5.0 mass%)作為淬火劑，使用由於與鹼顯影液接觸而發生極性變化之氟化合物(添加量：相對於基礎聚合物之質量為8.0 mass%)作為撥水添加劑。抗蝕劑C係使所述材料(上述基礎聚合物、PAG、淬火劑、撥水添加劑)溶解在作為溶劑之PGMEA(丙二醇甲醚醋酸酯)中製作而成之材料。添加在抗蝕劑C中之撥水添加劑在旋塗時(通過旋塗來塗敷時)偏析到表面(所塗敷膜之表面，即抗蝕層54之表面)，結果，由抗蝕劑C形成之抗蝕層54之表面接觸角(對應於上述θ)為85°，抗蝕層54表面具有較高撥水性，足夠用於以500 mm/sec之掃描速度進行浸液曝光處理。
    接下來，使用中間掩模及縮小投影ArF浸液曝光裝置，使中間掩模之主表面上之積體電路圖形之實像成像在抗蝕層54上，由此，對抗蝕層54進行浸液曝光(例如利用透過光掩模MK後之ArF光46進行曝光)，將積體電路圖形轉印到抗蝕層54上(對應圖24(C))。接著，以100℃對抗蝕層54進行60秒之曝光後烘烤處理。
    接著，使用四甲基氫氧化銨(TMAH)水溶液(TMAH濃度為2.38 mass%)之鹼顯影液，對抗蝕層54進行30秒之顯影處理。通過所述顯影處理，抗蝕層54上感光部之抗蝕劑將溶解於顯影液而使中間層52之表面露出，抗蝕層54上之非感光部將使偏析到抗蝕劑表面之撥水添加劑發生極性變化，使抗蝕劑表面(抗蝕層54之表面)成為親水化(對應圖25(D))。抗蝕層54因感光部在顯影處理時被除去而成為抗蝕圖54a。
    進行顯影處理後，抗蝕層54之非感光部表面(即抗蝕圖54a之表面54b)之接觸角(對應於上述θ1)為76.7°，因抗蝕層54之感光部被除去(使其溶解於顯影液而被除去)而露出之中間層52之表面(露出面)52a之接觸角(對應於上述θ2)為78.0°，成為滿足上述公式1(即θ2 θ1之關係)之狀態。
    進行顯影處理後，針對具有上述表面狀態(滿足θ2 θ1關係之表面狀態)之半導體晶片(半導體基板41)，利用純水進行30秒之沖洗處理後再進行旋轉乾燥，隨後進行缺陷檢查，結果未檢測到圖8及圖9所示被認為起因於顯影之缺陷。另外，在進行尺寸檢查、外觀檢查後便可完成抗蝕圖54a之形成製程。
    隨後，將抗蝕圖54a作為蝕刻掩模，利用CHF3、CF4、O2之混合氣體來對中間層52進行乾蝕刻，並將抗蝕圖54a之圖形轉印到中間層52上。而且，將由抗蝕圖54a和中間層52構成之圖形作為蝕刻掩模，利用O2、N2、HBr之混合氣體來對下層膜51進行乾蝕刻，將抗蝕圖54a之圖形轉印到下層膜51上(對應圖25(E))。在對下層膜51進行乾蝕刻時，抗蝕圖54a及中間層52因被除去而消失。而且，將下層膜51之圖形(經過圖形化之下層膜51)作為蝕刻掩模，利用Cl、HBr、SF6、O2之混合氣體來對氮化矽膜43、氧化矽膜42、半導體基板(矽基板)41進行乾蝕刻。由此，在半導體基板41之器件區域上，形成用於進行電路元件隔離之槽(溝槽、元件隔離槽)47(對應圖25(F))。
    接著，通過O2灰化除去殘留之下層膜51後，通過熱氧化在槽47之內壁形成薄之熱氧化膜，隨後，在半導體基板41上之整個主表面上，以填埋槽47內之方式，通過CVD法形成作為絕緣膜之元件隔離用氧化矽膜48(對應圖26(G))。
    在形成元件隔離用氧化矽膜48後，通過將氮化矽膜43作為研磨阻擋層之CMP法對元件隔離用氧化矽膜48進行研磨，除去槽47外部之元件隔離用氧化矽膜48，以使元件隔離用氧化矽膜48只殘留在槽47內(對應圖26(H))。在CMP製程後，利用熱磷酸除去氮化矽膜43，以此來完成溝槽型元件隔離結構(元件隔離區域49)之形成工作(對應圖26(I))。元件隔離區域49由殘留在槽47內之元件隔離用氧化矽膜48形成。
    <實施例4>圖27~圖29係實施方式4之半導體裝置製造製程之剖面圖，表示溝槽型元件隔離結構形成製程中主要部分之剖面圖。
    溝槽型元件隔離結構形成製程中，首先，如圖27(A)所示，在半導體基板(半導體晶片)41上，由下至上依次形成層疊之氧化矽膜42及氮化矽膜43。之後通過光刻技術，通過以下方式在氮化矽膜43上形成抗蝕圖。為了形成抗蝕圖而使用了三層抗蝕劑工藝，以提高抗反射及加工特性。
    首先，如圖27(B)所示，在氮化矽膜43上，形成以碳為主要成分之下層膜51。此時，使用HM8005(JSR生產)作為下層膜51形成用之藥液，通過旋塗法以200 nm之膜厚塗敷該藥液後，通過熱處理使聚合物交聯，從而形成下層膜51。
    接下來，在下層膜51上，形成以碳(C)及矽(Si)為主要成分之中間層(中間層膜)55。所述中間層55相當於上述材料膜26(抗蝕劑正下方之膜)。可使用SHB-A759(信越化學生產)並通過旋塗法將其塗敷成80 nm之膜厚，隨後，通過熱處理使聚合物交聯，從而形成中間層55。
    接下來，向中間層55上噴出(供應)撥水化劑藥液57，進行中間層55表面之撥水化處理。撥水化劑藥液57係使用將作為矽烷耦合劑之3,3,3-三氟丙烷三甲氧基矽烷(信越化學株式會社制KBM7103)溶解在二異戊醚中而成為3.0 mass%濃度之溶液。所述中間層55表面之撥水化處理係使用圖15所示之裝置(塗敷杯)，在使半導體晶片(半導體基板41)以1000 rpm之轉速旋轉，同時從噴嘴(直噴嘴)58向半導體晶片之主表面(即中間層55之表面)供應並塗敷上述撥水化劑藥液57，在半導體晶片之頂面(上表面)、半導體晶片之側面及半導體晶片底面之周緣部形成撥水化處理層。由此，在中間層55之表面(上表面)形成撥水化處理層(例如1分子層左右之撥水化劑吸附層)，結果，中間層55之表面接觸角(對應於上述θ)為79.3°，中間層55表面具有較高撥水性。
    接下來，如圖28(D)所示，在中間層52上，以150 nm之膜厚塗敷作為無表塗層正性抗蝕劑之抗蝕劑C，以形成抗蝕層56。此時所使用之抗蝕劑C與實施例3中使用之抗蝕劑C相同，因此不再進行重複說明。添加在抗蝕劑C中之撥水添加劑在旋塗時(通過旋塗來塗敷時)偏析到表面(所塗敷膜之表面，即抗蝕層56之表面)，結果，由抗蝕劑C形成之抗蝕層56之表面接觸角(對應於上述θ)為85°，抗蝕層56表面具有較高撥水性，足夠用於以500 mm/sec之掃描速度進行浸液曝光處理。
    接下來，使用中間掩模及縮小投影ArF浸液曝光裝置，使中間掩模之主表面上之積體電路圖形之實像成像在抗蝕層56上，由此對抗蝕層56進行浸液曝光(例如利用透過光掩模MK後之ArF光46進行曝光)，將積體電路圖形轉印到抗蝕層56上(對應圖28(D))。接著，以100℃對抗蝕層56進行60秒之曝光後烘烤處理。
    接著，使用四甲基氫氧化銨(TMAH)水溶液(TMAH濃度為2.38 mass%)之鹼顯影液，對抗蝕層56進行30秒之顯影處理。通過顯影處理，抗蝕層56上感光部之抗蝕劑溶解於顯影液而使中間層55之表面露出，抗蝕層56上之非感光部將使偏析到抗蝕劑表面之撥水添加劑發生極性變化，使抗蝕劑表面(抗蝕層56之表面)成為親水化(對應圖28(E))。抗蝕層56因在顯影處理時感光部被除去而成為抗蝕圖56a。
    進行顯影處理後，抗蝕層56之非感光部表面(即抗蝕圖56a之表面56b)之接觸角(對應於上述θ1)為76.7°，因抗蝕層56之感光部被除去(因溶解於顯影液而被除去)而露出之中間層55之表面(露出面)55a之接觸角(對應於上述θ2)為79.3°，成為滿足上述公式1(即θ2 θ1之關係)之狀態。
    進行顯影處理後，針對具有上述表面狀態(滿足θ2 θ1關係之表面狀態)之半導體晶片(半導體基板41)，利用純水進行30秒之沖洗處理後進行旋轉乾燥，隨後進行缺陷檢查，結果未檢測到圖8及圖9所示被認為起因於顯影之缺陷。另外，在進行尺寸檢查、外觀檢查後便可完成抗蝕圖56a之形成製程。
    隨後，將抗蝕圖56a作為蝕刻掩模，利用CHF3、CF4、O2之混合氣體來對中間層55進行乾蝕刻，並將抗蝕圖56a之圖形轉印到中間層55上。而且，將由抗蝕圖56a和中間層55構成之圖形作為蝕刻掩模，利用O2、N2、HBr之混合氣體來對下層膜51進行乾蝕刻，將抗蝕圖56a之圖形轉印到下層膜51上(對應圖28(F))。在對下層膜51進行乾蝕刻時，抗蝕圖56a及中間層55因被除去而消失。而且，將下層膜51之圖形(經過圖形化之下層膜51)作為蝕刻掩模，利用Cl、HBr、SF6、O2之混合氣體來對氮化矽膜43、氧化矽膜42、半導體基板(矽基板)41進行乾蝕刻。由此，在半導體基板41之器件區域上，形成用於進行電路元件隔離之槽(溝槽、元件隔離槽)47(對應圖29(G))。
    接著，通過O2灰化除去殘留之下層膜51後，再通過熱氧化在槽47之內壁形成薄之熱氧化膜，隨後，在半導體基板41上之整個主表面上，以填埋槽47內之方式，通過CVD法形成作為絕緣膜之元件隔離用氧化矽膜48(對應圖29(H))。
    在形成元件隔離用氧化矽膜48後，通過將氮化矽膜43作為研磨阻擋層之CMP法對元件隔離用氧化矽膜48進行研磨，除去槽47外部之元件隔離用氧化矽膜48，而使元件隔離用氧化矽膜48只殘留在槽47內(對應圖29(I))。在CMP製程後，利用熱磷酸除去氮化矽膜43，以此來完成溝槽型元件隔離結構(元件隔離區域49)之形成工作(對應圖29(J))。元件隔離區域49由殘留在槽47內之元件隔離用氧化矽膜48形成。
    <實施例5>圖30~圖32係實施方式5之半導體裝置製造製程之剖面圖，表示溝槽型元件隔離結構形成製程中主要部分之剖面圖。
    溝槽型元件隔離結構形成製程中，首先，如圖30(A)所示，在半導體基板(半導體晶片)41上，由下至上依次形成層疊之氧化矽膜42及氮化矽膜43。之後通過光刻技術，通過以下方式在氮化矽膜43上形成抗蝕圖。為了形成抗蝕圖而使用了硬掩模工藝，以提高抗反射及加工特性。
    首先，如圖30(B)所示，在氮化矽膜43上，形成非晶碳層61作為無機硬掩模(硬掩模層)。使用碳氫化合物(例如丙烯(C3H6)、丙炔(C3H4)、丙烷(C3H8)、丁烷(C4H10)、丁烯(C4H8)、丁二烯(C4H6)或乙炔(C2H2)或其化合物)與Ar、He之混合氣體，通過等離子體CVD法以50 nm之膜厚沉積形成非晶碳層61。
    接下來，在非晶碳層61上，為了抗反射及防止抗蝕圖形狀出現裙狀擴展而形成有機抗反射膜(BARC)62。該有機抗反射膜62相當於上述材料膜26(抗蝕劑正下方之膜)。有機抗反射膜62係使用ARC29A(日產化學生產)作為基礎材料(基礎樹脂)。而且，作為混合在有機抗反射膜62形成用之藥液中之氟樹脂，使用將圖23之結構之單體聚合而成且分子量為35,000之共聚物。將相當於基礎樹脂之5.0 mass%之氟樹脂混合到有機抗反射膜62形成用之藥液中，通過旋塗法以80 nm之膜厚塗敷該混合液，隨後，通過熱處理使有機抗反射膜62之基礎聚合物交聯，從而形成有機抗反射膜62。添加在有機抗反射膜62形成用之藥液中之氟樹脂在旋塗時偏析到表面(所塗敷膜之表面，即有機抗反射膜62之表面)，結果，所形成之有機抗反射膜62之表面接觸角(對應於上述θ)為77.0°，有機抗反射膜62表面具有較高撥水性。
    接下來，如圖30(C)所示，在有機抗反射膜62上，以150 nm之膜厚塗敷作為無表塗層正性抗蝕劑之抗蝕劑C，以形成抗蝕層63。此時所使用之抗蝕劑C與實施例3、4中使用之抗蝕劑C相同，因此不再進行重複說明。添加在抗蝕劑C中之撥水添加劑在旋塗時(通過旋塗來塗敷時)偏析到表面(所塗敷膜之表面，即抗蝕層63之表面)，結果，由抗蝕劑C形成之抗蝕層63之表面接觸角(對應於上述θ)為85°，抗蝕層63表面具有較高撥水性，足夠用於以500 mm/sec之掃描速度進行浸液曝光處理。
    接下來，使用中間掩模及縮小投影ArF浸液曝光裝置，使中間掩模之主表面上之積體電路圖形之實像成像在抗蝕層63上，由此對抗蝕層63進行浸液曝光(例如利用透過光掩模MK後之ArF光46進行曝光)，將積體電路圖形轉印到抗蝕層63上(對應圖30(C))。接著，以100℃對抗蝕層63進行60秒之曝光後烘烤處理。
    接著，使用四甲基氫氧化銨(TMAH)水溶液(TMAH濃度為2.38 mass%)之鹼顯影液，對抗蝕層63進行30秒之顯影處理。通過顯影處理，抗蝕層63上感光部之抗蝕劑溶解於顯影液而使有機抗反射膜62之表面露出，抗蝕層63上之非感光部將使偏析到抗蝕劑表面之撥水添加劑發生極性變化，使抗蝕劑表面(抗蝕層63之表面)成為親水化(對應圖31(D))。抗蝕層63因在顯影處理時感光部被除去而成為抗蝕圖63a。
    進行顯影處理後，抗蝕層63之非感光部表面(即抗蝕圖63a之表面63b)之接觸角(對應於上述θ1)為76.7°，因抗蝕層63之感光部被除去(因溶解於顯影液而被除去)而露出之有機抗反射膜62之表面(露出面)62a之接觸角(對應於上述θ2)為77.0°，成為滿足上述公式1(即θ2 θ1之關係)之狀態。
    進行顯影處理後，針對具有上述表面狀態(滿足θ2 θ1關係之表面狀態)之半導體晶片(半導體基板41)，利用純水進行30秒之沖洗處理後進行旋轉乾燥，隨後進行缺陷檢查，結果未檢測到圖8及圖9所示被認為起因於顯影之缺陷。另外，在進行尺寸檢查、外觀檢查後便可完成抗蝕圖63a之形成製程。
    隨後，將抗蝕圖63a作為蝕刻掩模，利用O2、N2、HBr之混合氣體來對有機抗反射膜62及非晶碳層61進行乾蝕刻，並將抗蝕圖63a之圖形轉印到非晶碳層61上(對應圖31(E))。在對非晶碳層61進行乾蝕刻時，抗蝕圖63a及有機抗反射膜62因被除去而消失，或者，在對非晶碳層61進行乾蝕刻後，除去抗蝕圖63a及有機抗反射膜62。而且，將由非晶碳層61構成之圖形作為蝕刻掩模，利用Cl、HBr、SF6、O2之混合氣體來對氮化矽膜43、氧化矽膜42、半導體基板(矽基板)41進行乾蝕刻。由此，在半導體基板41之器件區域上，形成用於進行電路元件隔離之槽(溝槽、元件隔離槽)47(對應圖31(F))。
    接著，通過O2灰化除去殘留之非晶碳層61後，再通過熱氧化在槽47之內壁形成薄之熱氧化膜，隨後，在半導體基板41上之整個主表面上，以填埋槽47內之方式，通過CVD法形成作為絕緣膜之元件隔離用氧化矽膜48(對應圖32(G))。
    在形成元件隔離用氧化矽膜48後，通過將氮化矽膜43作為研磨阻擋層之CMP法對元件隔離用氧化矽膜48進行研磨，除去槽47外部之元件隔離用氧化矽膜48，而使元件隔離用氧化矽膜48只殘留在槽47內(對應圖32(H))。在CMP製程後，利用熱磷酸除去氮化矽膜43，以此來完成溝槽型元件隔離結構(元件隔離區域49)之形成工作(對應圖32(I))。元件隔離區域49由殘留在槽47內之元件隔離用氧化矽膜48形成。
    圖33係將實施例1~5歸納而成之本實施方式中半導體裝置之工藝流程圖，圖34~圖38係將實施例1~5歸納而成之本實施方式之半導體裝置製造製程中主要部分之剖面圖。圖39係實施例1~5中接觸角之關係之表。
    將實施例1~5進行歸納之工藝流程如下。
    即，如圖34所示，在半導體基板71上形成材料膜72(圖33之步驟S11)。此時，在半導體基板71與材料膜72之間，也可隔有其他膜。半導體基板71對應於上述半導體基板41或半導體晶片SW。而且，材料膜72在圖4~圖10中對應於上述被加工膜1，在實施例1中對應於上述氮化矽膜43，在實施例2中對應於上述下層膜51，在實施例3中對應於上述下層膜51，在實施例4中對應於上述下層膜51，在實施例5中對應於上述非晶碳層61。
    接下來，如圖35所示，在材料膜72上形成材料膜(第1材料膜)26(圖33之步驟S12)。所述材料膜26在圖4~圖10中對應於上述抗反射膜2，在實施例1中對應於上述抗反射膜44，在實施例2中對應於上述中間層52，在實施例3中對應於上述中間層52，在實施例4中對應於上述中間層55，在實施例5中對應於上述有機抗反射膜62。
    接下來，如圖36所示，在材料膜26上形成抗蝕層73(圖33之步驟S13)。該抗蝕層73在圖4~圖10中對應於上述抗蝕層3，在實施例1中對應於上述抗蝕層45，在實施例2中對應於上述抗蝕層53，在實施例3中對應於上述抗蝕層54，在實施例4中對應於上述抗蝕層56，在實施例5中對應於上述抗蝕層63。抗蝕層73係在材料膜26上與材料膜26接觸而形成。因此，也可將材料膜26視為抗蝕層73之基底層(基底膜)。
    接下來，對抗蝕層73進行浸液曝光(圖33之步驟S14)。
    接下來，對抗蝕層73進行顯影處理(圖33之步驟S15)。在步驟S15中，如圖37所示，從因顯影處理而被除去(溶解除去)了抗蝕層73之部分露出材料膜26，抗蝕層73成為抗蝕圖73a。所述抗蝕圖73a在圖4~圖10中對應於上述抗蝕圖3a，在實施例1中對應於上述抗蝕圖45a，在實施例2中對應於上述抗蝕圖53a，在實施例3中對應於上述抗蝕圖54a，在實施例4中對應於上述抗蝕圖56a，在實施例5中對應於上述抗蝕圖63a。
    步驟S15之顯影處理後之抗蝕圖73a(抗蝕層73)之表面(露出之表面、最表面)為表面73b，在步驟S15之顯影處理後從抗蝕圖73a露出之材料膜26之表面(露出面)為表面(露出面)26a。即，材料膜26之表面26a在步驟S15之顯影處理之前被抗蝕層73覆蓋並與抗蝕層73接觸，但在步驟S15之顯影處理中，抗蝕層73之一部分(在正性抗蝕劑之情況下為感光部，在負性抗蝕劑之情況下為非感光部)溶解於顯影液而被除去，由此，從抗蝕層73被除去之部分(將其稱為空隙部74)露出材料膜26之表面26a。即，通過步驟S15之顯影處理，從抗蝕圖73a(抗蝕層73)露出材料膜26之表面(露出面)26a。
    抗蝕圖73a(抗蝕層73)之表面73b在圖10中對應於上述抗蝕圖3a(抗蝕層3)之上述表面3b，在實施例1中對應於上述抗蝕圖45a(抗蝕層45)之上述表面45b，在實施例2中對應於上述抗蝕圖53a(抗蝕層53)之上述表面53b。而且，抗蝕圖73a(抗蝕層73)之表面73b在實施例3中對應於上述抗蝕圖54a(抗蝕層54)之上述表面54b，在實施例4中對應於上述抗蝕圖56a(抗蝕層56)之上述表面56b，在實施例5中對應於上述抗蝕圖63a(抗蝕層63)之上述表面63b。而且，空隙部74在圖8~圖10中對應於上述空隙部22。
    接下來，利用沖洗液(洗滌液)對半導體基板71進行沖洗處理(洗滌處理)(圖33之步驟S16)。即，利用沖洗液對抗蝕層73(抗蝕圖73a)及從抗蝕層73(抗蝕圖73a)露出之材料膜26進行沖洗處理。沖洗液與抗蝕圖73a之表面73b和從抗蝕圖73a露出之材料膜26之表面26a接觸。由此，可除去附著在半導體基板71(抗蝕圖73a及從抗蝕圖73a露出之材料膜26)上之顯影液等。沖洗處理例如可通過以下方式進行：旋轉配置(保持)在晶片平臺上之半導體基板(半導體晶片)71，並從噴嘴向旋轉之半導體基板71之中央供應沖洗液，通過離心力來使沖洗液遍佈半導體基板71之整個主表面。
    步驟S16之沖洗處理可通過與步驟S15之顯影處理相同裝置或不同裝置來進行，利用相同裝置時，在步驟S15中以對半導體基板71之主表面供應顯影液之方式，在步驟S16中以對半導體基板71之主表面供應沖洗液之方式來切換向半導體基板71之主表面供應之處理液。當利用相同裝置來進行步驟S16之沖洗處理和步驟S15之顯影處理時，可連續進行步驟S15之顯影處理與步驟S16之沖洗處理，由此，能夠縮短半導體裝置之製造時間，從而提高生產能力。
    接下來，使半導體基板71乾燥(圖33之步驟S17)。此時，可在旋轉半導體基板71之同時進行使其乾燥之旋轉乾燥處理。所述旋轉乾燥處理例如可使配置(保持)在晶片平臺上之半導體基板(半導體晶片)71旋轉來進行，可通過與步驟S16之沖洗處理相同裝置或不同裝置來進行乾燥處理。當利用相同裝置來進行步驟S16之沖洗處理與步驟S17之乾燥處理時，可連續進行步驟S16之沖洗處理以及步驟S17之乾燥處理，由此，能夠縮短半導體裝置之製造時間，從而提高生產能力。而且，當利用相同裝置來進行步驟S15之顯影處理、步驟S16之沖洗處理以及步驟S17之乾燥處理時，可連續進行步驟S15之顯影處理、步驟S16之沖洗處理與步驟S17之乾燥處理，由此，可進一步縮短半導體裝置之製造時間，從而提高生產能力。
    接下來，如圖38所示，將抗蝕圖73a作為蝕刻掩模來對材料膜26進行蝕刻(乾蝕刻)(圖33之步驟S18)。隨後，進一步將抗蝕圖73a(或抗蝕圖73a及材料膜26之層疊圖形)作為蝕刻掩模，對材料膜72進行蝕刻(乾蝕刻)(圖33之步驟S19)。在步驟S19中，不僅蝕刻材料膜72，有時也會對材料膜72下層之膜進行蝕刻(對應於實施例1)。而且，在步驟S19之後，有時也會將材料膜72作為蝕刻掩模來對材料膜72下層之膜進行蝕刻(對應於實施例2~5)。
    本實施方式主要特徵之一為：當在進行步驟S15之顯影處理之後，進行步驟S16之沖洗處理時，從抗蝕圖73a(抗蝕層73)露出之材料膜26之表面(露出面)26a之撥水性與抗蝕圖73a(抗蝕層73)之表面73b之撥水性相同或更高。撥水性之大小關係在步驟S16之沖洗處理後之步驟S17之乾燥處理時仍被維持，在進行步驟S17之乾燥處理時，從抗蝕圖73a(抗蝕層73)露出之材料膜26之表面(露出面)26a之撥水性與抗蝕圖73a(抗蝕層73)之表面73b之撥水性相同或更高。另外，「表面26a之撥水性與表面73b之撥水性相同或更高」係指「表面26a之撥水性與表面73b之撥水性相同或者表面26a之撥水性比表面73b之撥水性高(大)」。
    撥水性程度以固體表面之液滴之接觸角來表示，撥水性越高則接觸角θ越大，因此關於從抗蝕圖73a露出之材料膜26之表面(露出面)26a與抗蝕圖73a之表面73b之撥水性之大小關係為上述公式1之關係即θ2 θ1。另外，在未有特別說明之情況下，撥水性係相對於步驟S16中所用沖洗液之撥水性，接觸角係步驟S16中所用沖洗液之接觸角(圖11之上述液滴31與沖洗液為同種液體之情況)。
    本實施方式中，θ1為抗蝕圖73a(抗蝕層73)之表面73b上之沖洗液之接觸角，θ2為從抗蝕圖73a(抗蝕層73)露出之材料膜26之表面(露出面)26a上之沖洗液之接觸角。另外，此時所用之沖洗液與步驟S16之沖洗處理中所用之沖洗液相同，如果在步驟S16中使用純水來作為沖洗液時，θ1係抗蝕圖73a(抗蝕層73)之表面73b上純水之接觸角，θ2係從抗蝕圖73a(抗蝕層73)露出之材料膜26之表面(露出面)26a上純水之接觸角。
    而且，上述接觸角θ2、θ1可在步驟S16之沖洗處理後通過對步驟S16之沖洗處理中附著於抗蝕圖73a之表面73b或材料膜26之表面26a上之沖洗液之液滴進行觀察而獲得。而且，即使進行步驟S17之乾燥處理，抗蝕圖73a之表面73b或材料膜26之表面26a之撥水性也不會改變，因此也可在步驟S17之乾燥處理之前或之後，在抗蝕圖73a之表面73b或材料膜26之表面26a上配置與步驟S16之沖洗處理中所用沖洗液相同之液滴，對其觀察即可獲得上述接觸角θ2、θ1。
    當在進行步驟S15之顯影處理後，進行步驟S16之沖洗處理時，從抗蝕圖73a(抗蝕層73)露出之材料膜26之表面(露出面)26a之撥水性與抗蝕圖73a(抗蝕層73)之表面73b之撥水性相同或更高，便可如上所述，可抑制或防止圖8及圖9所示之缺陷。換句話說，當在進行步驟S15之顯影處理後，進行步驟S16之沖洗處理時，從抗蝕圖73a(抗蝕層73)露出之材料膜26之表面(露出面)26a上之沖洗液之接觸角θ2大於等於抗蝕圖73a(抗蝕層73)之表面73b上之沖洗液之接觸角θ1(即θ2 θ1)，如上所述，便可抑制或防止圖8及圖9所示之缺陷。
    而且，當在進行步驟S15之顯影處理後，進行步驟S16之沖洗處理時，優選使從抗蝕圖73a(抗蝕層73)露出之材料膜26之表面(露出面)26a之撥水性比抗蝕圖73a之表面73b之撥水性大(即θ2>θ1)則更為理想，由此便能更可靠地抑制或防止圖8及圖9所示之缺陷。因此，能更確實提高半導體裝置之製造成品率。
    另外，θ2 θ1(優選θ2>θ1)之關係係在步驟S15之顯影處理後進行步驟S16之沖洗處理時滿足之條件，但是，即使在步驟S16之沖洗處理結束後該條件仍得以維持，所以在步驟S17之乾燥處理時仍為θ2 θ1(優選θ2>θ1)之關係。因此，在步驟S16之沖洗處理後進行步驟S17之乾燥處理時，從抗蝕圖73a露出之材料膜26之表面(露出面)26a之撥水性與抗蝕圖73a之表面73b之撥水性相同或更高(即θ2 θ1)，但是優選比抗蝕圖73a之表面73b之撥水性大(即θ2>θ1)之情況。由此，在步驟S17之乾燥處理時，沖洗液不會穩定(保持)在空隙部74(對應於上述空隙部22)內而是容易移動到空隙部74之外部，而且，即使在沖洗液之液滴在半導體晶片之表面朝半導體晶片外周方向移動之過程中存在空隙部74之情況下，液滴也難以陷入該空隙部74內。因此，能夠可靠地抑制或防止因沖洗液在抗蝕圖73a之空隙部74(對應於上述空隙部22)內乾燥而產生之缺陷(圖8或圖9中說明之缺陷)。因此，能夠提高半導體裝置之製造成品率。
    步驟S17之乾燥處理優選使半導體基板(半導體晶片)71旋轉之情況下進行之旋轉乾燥。由於係在滿足θ2 θ1(優選θ2>θ1)關係之狀態下進行旋轉乾燥，因此隨著旋轉乾燥之離心力，沖洗液將從空隙部74(對應於上述空隙部22)向空隙部74之外部移動，因此能更可靠地抑制或防止圖8及圖9所示之缺陷。因此能更可靠地提高半導體裝置之製造成品率。
    圖39係步驟S14之浸液曝光前與步驟S15之顯影處理後之材料膜26及抗蝕層73接觸角之關係之總結表。
    圖39之表係θ1、θ2、θ3之大小關係，但是，如上所述，θ1係抗蝕圖73a(抗蝕層73)之表面73b上沖洗液之接觸角，θ2係從抗蝕圖73a(抗蝕層73)露出之材料膜26之表面(露出面)26a上沖洗液之接觸角。θ3係進行步驟S14之浸液曝光時抗蝕層73之表面73b上沖洗液之接觸角。另外，此時之沖洗液與步驟S16之沖洗處理中使用之沖洗液相同，如在步驟S16中使用純水作為沖洗液時，θ3係抗蝕層73表面上純水之接觸角。
    另外，可在進行步驟S14之浸液曝光之前，在抗蝕層73表面上配置與步驟S16之沖洗處理中所用沖洗液相同之沖洗液之液滴，並對其觀察而獲得所述接觸角θ3。
    在實施例2中，由圖39之表也可知，無論在步驟S14之浸液曝光前或在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，材料膜26表面之接觸角θ2均大於等於抗蝕層73表面之接觸角θ1、θ3(即θ2 θ1且θ2 θ3)。即，無論在步驟S14之浸液曝光前或在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，材料膜26表面之撥水性均與抗蝕層73表面之撥水性相同或更高。在實施例2中，在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，從抗蝕圖73a露出之材料膜26表面之撥水性與抗蝕圖73a(抗蝕層73)表面之撥水性相同或更高(即θ2 θ1)，如上所述，便可抑制或防止圖8及圖9所示之缺陷。
    另一方面，在實施例1、3~5中，由圖39中之表也可知，在步驟S14之浸液曝光前，抗蝕層73表面之接觸角θ3比材料膜26表面之接觸角θ2大(即θ3>θ2)。即，在步驟S14之浸液曝光前，抗蝕層73表面之撥水性比材料膜26表面之撥水性高(大)。並且，在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，從抗蝕圖73a露出之材料膜26表面之接觸角θ2大於等於抗蝕圖73a表面之接觸角θ1(即θ2 θ1)。即，在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，從抗蝕圖73a露出之材料膜26之表面26a之撥水性與抗蝕圖73a之表面73b之撥水性相同或更高。此時，在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)為θ2 θ1，由此可獲得抑制或防止圖8及圖9所示之缺陷之效果，但通過在步驟S14之浸液曝光前使θ3>θ2，還能進一步獲得如下效果。
    即，在步驟S14之浸液曝光時，如圖1所示，優選抗蝕層73表面之撥水性較高者。另一方面，為了便於在材料膜26上形成抗蝕層73，材料膜26表面之撥水性不會過高則更理想。並且，為了抑制或防止圖8及圖9所示之缺陷，如上所述，必須使得在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，從抗蝕圖73a露出之材料膜26表面之撥水性與抗蝕圖73a表面之撥水性相同或更高(即θ2 θ1)。
    因此，為了在步驟S14之浸液曝光時獲得抗蝕層73表面之高撥水性及在步驟S15之顯影處理後仍為θ2 θ1之關係，則需在步驟S14之浸液曝光前使抗蝕層73表面之撥水性比材料膜26表面之撥水性高，以滿足θ3>θ2之條件。並且，在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，使抗蝕層73表面之撥水性與材料膜26表面之撥水性相同或更低，以滿足θ2 θ1之條件。為了實現所述此設計，必須使在步驟S14之浸液曝光時，使抗蝕層73表面之撥水性在步驟S15之顯影處理後從θ3>θ2關係之高撥水性下降為θ2 θ1關係之撥水性。具體方法在實施例1與實施例3~5中有所不同。
    即，在實施例1中，在抗蝕層45(對應於抗蝕層73)表面形成較高撥水性(撥水性比表塗膜層形成前之抗蝕層45表面之撥水性高)之表塗膜層，並通過所述表塗膜層，提高抗蝕層45表面(此時表塗膜層構成抗蝕層45之表面)之撥水性，以便在步驟S14之浸液曝光前(步驟S14之浸液曝光時)滿足θ3>θ2之條件。並且，如果在步驟S14之浸液曝光後進行步驟S15之顯影處理，則抗蝕層45表面之表塗膜層溶解於顯影液而被從抗蝕層45表面除去，因此，抗蝕層45(抗蝕圖45a)表面之撥水性(接觸角)下降(即θ3>θ1)。由此，可在進行步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)仍滿足θ2 θ1之條件。
    即，在實施例1中，在步驟S13中形成抗蝕層73(對應於抗蝕層45)，並在所述抗蝕層73之表面形成表塗膜層(撥水性比表塗膜層形成前之抗蝕層73表面高之表塗膜層)，隨後，在步驟S14中進行浸液曝光。在步驟S14之浸液曝光中，所述高撥水性之表塗膜層構成抗蝕層73之表面，在步驟S15之顯影處理中，通過顯影液從抗蝕層73之表面除去表塗膜層，可降低抗蝕層73表面之撥水性。因此在步驟S14之浸液曝光前，由表塗膜層形成之抗蝕層73表面之撥水性比材料膜26表面之撥水性高(即θ3>θ2)，與此相對，在步驟S15之顯影處理後，抗蝕圖73a之表面73b之撥水性變得與從抗蝕圖73a露出之材料膜26之表面26a之撥水性相同或更低(即θ2 θ1)。
    另一方面，在實施例3中，在形成抗蝕層54(對應於抗蝕層73)時使撥水添加劑偏析到抗蝕層54之表面，從而提高抗蝕層54表面之撥水性，使得在步驟S14之浸液曝光前(步驟S14之浸液曝光時)滿足θ3>θ2之條件。並且，如果在步驟S14之浸液曝光後進行步驟S15之顯影處理，則偏析到抗蝕層54表面之撥水添加劑發生極性變化，抗蝕層54(抗蝕圖54a)之表面成為親水化，且撥水性(接觸角)下降(即θ3>θ1)。即，在步驟S15之顯影處理中，通過與顯影液接觸，抗蝕層54(對應於抗蝕層73)表面之撥水性下降(即θ3>θ1)。由此，能夠使得在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，滿足θ2 θ1之關係。即，在步驟S14之浸液曝光前，偏析出撥水添加劑之抗蝕層73表面之撥水性比材料膜26表面之撥水性高(即θ3>θ2)，與此相對，在步驟S15之顯影處理後，抗蝕圖73a之表面73b之撥水性變得與從抗蝕圖73a露出之材料膜26之表面26a之撥水性相同或更低(即θ2 θ1)。而且，實施例4、5也同樣如此(其中，在實施例4之情況下，將抗蝕層54替換為抗蝕層56，在實施例5之情況下，將抗蝕層54替換為抗蝕層63)。
    如上所述，在步驟S14之浸液曝光前(步驟S14之浸液曝光時)，提高抗蝕層73之撥水性以滿足θ3>θ2之條件，在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，與步驟S14之浸液曝光前相比使抗蝕層73表面之撥水性下降(即θ3>θ1)，以滿足θ2 θ1之條件。由此，便能更可靠地進行步驟S14之浸液曝光，並且可抑制或防止圖8及圖9所示之缺陷，從而提高半導體裝置之製造成品率。
    而且，由圖17也可知，為了更容易地形成抗蝕層73，優選材料膜26表面之上述接觸角θ2為80°以下(即θ2 80°)，為78°以下(即θ2 78°)則更為理想。
    而且，步驟S16之沖洗處理中所用之沖洗液優選純水，但也可根據需要在純水中添加有介面活性劑之溶液。
    另外，材料膜26採用以碳(C)為主要成分之有機膜或者以碳(C)及矽(Si)為主要成分之有機膜，在步驟S12中，材料膜26形成用之藥液含有氟樹脂，將該藥液塗敷到半導體基板(半導體晶片)71上，便可形成將氟樹脂偏析到表面之材料膜26。由此，可提高材料膜26表面之撥水性，在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)，更容易滿足θ2 θ1之條件。優選不溶解於步驟S15之顯影處理中所用之顯影液之氟樹脂作為材料膜26中所含之氟樹脂，由此，更容易維持材料膜26表面之高撥水性，且在步驟S15之顯影處理後(即進行步驟S16之沖洗處理及步驟S17之乾燥處理時)仍能滿足θ2 θ1之條件。而且，所述材料膜26中所含之氟樹脂優選將由以上述化學式1表示之單量體形成之單體聚合而成之樹脂。
    而且，在步驟S12中形成材料膜26之後且在步驟S13中形成抗蝕層73之前，利用包含撥水化劑和溶劑之撥水化劑藥液來對材料膜26之表面進行處理，可提高材料膜26表面之撥水性。而且，還可在步驟S15之顯影處理後(即在進行步驟S16之沖洗處理及步驟S17之乾燥處理時)容易滿足θ2 θ1之條件。此時，撥水化劑優選含有氟類撥水化劑、矽酮類撥水化劑、氟矽酮類撥水化劑、矽烷耦合劑、矽烷化劑、烷化劑及醯化劑中至少任一種之撥水化劑。
    以上實施例以STI製程形成方法為例進行了說明，但本發明也適用於其他製程(對於形成孔或槽之類開口部之製程較為理想)中之光刻工藝，而且，無論是否為表塗層工藝、使用無表塗層抗蝕劑之工藝，而且無論是否為曝光用光源均可適用。
    接下來，參照圖40~圖52，對應用本實施方式之半導體裝置製造製程之一例進行說明(本實施方式中以具有金屬絕緣半導體場效應電晶體(Metal Insulator Semiconductor Field Effect Transistor，MISFET)為例)。圖40~圖52係本實施方式之半導體裝置製造製程中主要部分之剖面圖。
    首先，如圖40所示，準備半導體基板(半導體晶片)81，所述半導體基板(半導體晶片)81例如由具有1~10 Ωcm左右比電阻之p型單晶矽等構成。接著，在半導體基板81之主表面上形成元件隔離區域82。元件隔離區域82由氧化矽等絕緣體構成，且通過淺溝槽隔離(Shallow Trench Isolation，STI)法而形成，由埋入在半導體基板81上所形成之槽(元件隔離槽)82a內之絕緣膜形成元件隔離區域82。所述槽82a對應於實施例1~5之槽47，元件隔離區域82對應於實施例1~5之上述元件隔離區域49，如實施例1~5所示，可形成槽82a及元件隔離區域82。
    接下來，如圖41所示，從半導體基板81之主表面開始直到規定之深度而形成p型阱(阱區域)PW。p型阱PW可通過向n溝道型MISFET形成預定區域之半導體基板81上注入硼(B)等p型雜質之離子等而形成。另外，還進行用於調整閾值之離子注入。
    接下來，通過使用例如氫氟酸(HF)水溶液之濕蝕刻等使半導體基板81之表面潔淨化(清洗)之後，在半導體基板81之表面(即p型阱PW之表面)上形成閘極絕緣膜83。閘極絕緣膜83例如由薄氧化矽膜等構成，例如可通過熱氧化法等形成。也可形成氮氧化矽膜等來取代氧化矽膜，以作為閘極絕緣膜83，接下來，在半導體基板81上(即p型阱PW之閘極絕緣膜83上)，形成閘極電極形成用之導電體膜(例如摻雜多晶矽膜)，並使用光刻法及乾蝕刻法對該導電體膜進行圖形化，從而形成閘極電極GE。
    接下來，如圖42所示，對半導體基板81(p型阱PW)之閘極電極GE兩側之區域注入磷(P)或砷(As)等n型雜質之離子，從而形成(一對)n-型半導體區域(擴展區域、源極/汲極擴展區域)EX。在所述n-型半導體區域EX形成用之離子注入時，將閘極電極GE作為掩模(離子注入阻止掩模)來向半導體基板81(p型阱PW)注入離子，因此在p型阱PW之閘極電極GE正下方之區域，由於被閘極電極GE遮蔽而未被注入離子。
    接下來，在閘極電極GE之側壁上，形成如由氧化矽或氮化矽或者其絕緣膜之層疊膜等構成之側牆隔離層(側牆、側壁隔離層、側壁絕緣膜)SP作為側壁絕緣膜(絕緣膜)。例如，可在半導體基板81上以覆蓋閘極電極GE之方式沉積氧化矽膜或氮化矽膜或其層疊膜，通過活性離子蝕刻(Reactive Ion Etching，RIE)法等，對所述氧化矽膜或氮化矽膜或其層疊膜進行異向性蝕刻，從而形成側牆隔離層SP。
    接下來，對半導體基板81(p型阱PW)之閘極電極GE及側牆隔離層SP兩側之區域注入磷(P)或砷(As)等n型雜質之離子，從而形成n+型半導體區域SD(源極、汲極)。在進行n+型半導體區域SD形成用之離子注入時，將閘極電極GE及該側壁上之側牆隔離層SP作為掩模(離子注入阻止掩模)來向半導體基板81(p型阱PW)注入離子，因此在p型阱PW中之閘極電極GE及側牆隔離層SP正下方之區域，由於被閘極電極GE及側牆隔離層SP遮蔽而未被注入離子。因此，n-型半導體區域EX對準(自對準)閘極電極GE而形成，n+型半導體區域SD對準(自對準)閘極電極GE側壁上之側牆隔離層SP而形成。
    接下來，為了使通過離子注入而導入之雜質之活性化而進行退火處理(活性化退火、熱處理)。
    如上所述，在半導體基板81之p型阱PW內，形成作為場效應電晶體之n溝道型MISFET(Metal Insulator Semiconductor Field Effect Transistor)Qn，即可獲得圖5之結構。另外，上面已對形成n溝道型MISFET之情況進行了說明，但也可使導電型反轉而形成p溝道型MISFET。而且，也可同時形成n溝道型MISFET及p溝道型MISFET。
    n+型半導體區域SD與n-型半導體區域EX相比，雜質濃度更高且接合深度更深。由此，由n+型半導體區域SD及n-型半導體區域EX形成具有n溝道型MISFETQn之源極或汲極作用之n型半導體區域(雜質擴散層)。因而，n溝道型MISFETQn之源極/汲極區域具有輕摻雜汲極(Lightly doped Drain，LDD)結構。
    接著，如圖43所示，通過自對準矽化物(Salicide：Self Aligned Silicide)技術，在閘極電極GE及n+型半導體區域SD之表面(表層部分、上層部分)形成低電阻之金屬矽化物層84。
    例如，如果使閘極電極GE及n+型半導體區域SD之表面(上表面)露出，再沉積鈷(Co)膜或鎳(Ni)類之金屬膜並進行熱處理，便可如圖44所示，在閘極電極GE及n+型半導體區域SD之表面(表層部分、上層部分)分別形成金屬矽化物層84。由此，便可使n+型半導體區域SD之擴散電阻或接觸電阻等低電阻化。接著，再除去未反應之金屬膜。
    接下來，如圖44所示，在半導體基板81之主表面上形成絕緣膜(層間絕緣膜)85。即，以覆蓋閘極電極GE及側牆隔離層SP之方式，在具有金屬矽化物層84上之半導體基板81上形成絕緣膜85。絕緣膜85例如由氧化矽膜之單體膜構成，或者由氮化矽膜和比所述氮化矽膜厚之氧化矽膜之層疊膜等構成。接著，通過CMP法對絕緣膜85之表面(上表面)進行研磨等，以使絕緣膜85之上表面平坦化。即使因基底階差造成絕緣膜85之表面形成有凹凸形狀，通過利用CMP法對絕緣膜85之表面進行研磨，也能夠獲得表面平坦之層間絕緣膜。
    接下來，通過實施例1~5或圖33~39所示之方法來形成接觸孔CNT。下面參照圖45~圖47對接觸孔CNT之形成製程進行說明，對適用於實施例1之情況進行說明。
    首先，如圖45所示，在絕緣膜85上，以與實施例1之抗反射膜44同樣之方式形成抗反射膜86後，在抗反射膜86上，以與實施例1之抗蝕層45同樣之方式形成抗蝕層(光致抗蝕層)87。與抗蝕層45同樣地，在抗蝕層87之表面也形成有表塗膜層(撥水性比形成表塗膜層之前之抗蝕層87表面高之表塗膜層)，因此抗蝕層87表面之撥水性變得比抗反射膜86之撥水性高。此時，絕緣膜85對應圖33~圖38中之上述材料膜72，抗反射膜86對應圖33~圖38中之上述材料膜26，抗蝕層87對應圖33~圖38中之上述抗蝕層73。
    接下來，如圖46所示，與實施例1同樣地對抗蝕層87進行浸液曝光後進行顯影處理，再進行沖洗處理及乾燥處理(旋轉乾燥)。由此，抗蝕層87便成為抗蝕圖87a。進行顯影處理後(進行沖洗處理及乾燥處理時)，抗蝕層87(抗蝕圖87a)之表面87b之撥水性變得與從抗蝕層87(抗蝕圖87a)露出之抗反射膜86之表面86a之撥水性相同或更低。這主要是因為形成在抗蝕層87表面之表塗膜層溶解於顯影液中而被除去之緣故。利用所述撥水性之大小關係，便可抑制或防止圖8及圖9所示之缺陷。
    接下來，與實施例1同樣地，將抗蝕圖87a作為蝕刻掩模來對抗反射膜86進行乾蝕刻，進一步將抗蝕圖87a(或抗蝕圖87a及抗反射膜86之層疊圖形)作為蝕刻掩模來對絕緣膜85進行乾蝕刻，便可如圖47所示，在絕緣膜85上形成接觸孔(貫穿孔、孔)CNT。之後，通過灰化等除去殘留之抗蝕圖87a及抗反射膜86。所述接觸孔CNT對應於實施例1~5之槽47，而且，在實施例1~5中，絕緣膜85對應於形成有槽47之部分中將半導體基板41、氧化矽膜42和氮化矽膜43合起來之部分。
    將所述接觸孔CNT之形成製程適用於實施例2時，與實施例2同樣地，在絕緣膜85上形成上述下層膜51、中間層52及抗蝕層53，以取代抗反射膜86及抗蝕層87，接著再通過與實施例2同樣之製程來形成對應於上述槽47之接觸孔CNT。將所述接觸孔CNT之形成製程適用於實施例3時，與實施例3同樣地，在絕緣膜85上形成上述下層膜51、中間層52及抗蝕層54，以取代抗反射膜86及抗蝕層87，接著再通過與實施例3同樣之製程來形成對應於上述槽47之接觸孔CNT。將所述接觸孔CNT之形成製程適用於實施例4時，與實施例4同樣地，在絕緣膜85上形成上述下層膜51、中間層55及抗蝕層56，以取代抗反射膜86及抗蝕層87，接著再通過與實施例4同樣之製程來形成對應於上述槽47之接觸孔CNT。而且，將所述接觸孔CNT之形成製程適用於實施例5時，與實施例5同樣地，在絕緣膜85上形成上述非晶碳層61、有機抗反射膜62及抗蝕層63，以取代抗反射膜86及抗蝕層87，接著再通過與實施例5同樣之製程來形成對應於上述槽47之接觸孔CNT。
    在接觸孔CNT底部，半導體基板81主表面之一部分露出，如n+型半導體區域SD表面上之金屬矽化物層84之一部分及閘極電極GE表面上之金屬矽化物層84之一部分露出。
    接下來，如圖48所示，在接觸孔CNT內，形成由鎢(W)等構成之導電性之插塞(連接用導體部)PG。在形成插塞PG時，例如在包含接觸孔CNT內部(底部及側壁上)之絕緣膜85上，通過等離子體CVD法等形成阻隔導體膜(例如鈦膜、氮化鈦膜或其層疊膜)。接著，通過CVD法等在阻隔導體膜上以填埋接觸孔CNT之方式形成由鎢膜等構成之主導體膜，並通過CMP法或回蝕刻法等除去絕緣膜85上多餘之主導體膜及阻隔導體膜，從而可形成插塞PG。為了簡化附圖，以主導體膜和阻隔導體膜為一體來表示插塞PG。插塞PG底部與閘極電極GE或n+型半導體區域SD表面上之金屬矽化物層84等接觸而電連接。
    接下來，在埋入了插塞PG之絕緣膜85上，形成絕緣膜91。絕緣膜91也可由多個絕緣膜之層疊膜所形成。
    接下來，通過單鑲嵌法形成第1層佈線即佈線M1。為了通過鑲嵌法來形成佈線M1，必須形成佈線M1用之槽(佈線槽)TR，通過實施例1~5和圖33~39中說明之方法來形成槽TR。對於槽TR之形成製程，參照圖49~圖51來進行說明，此處對適用實施例1之方法之情況進行說明。
    首先，如圖49所示，在絕緣膜91上，與實施例1之抗反射膜44同樣地形成抗反射膜92後，然後在抗反射膜92上，與實施例1之抗蝕層45同樣地形成抗蝕層(光致抗蝕層)93。與抗蝕層45同樣地，在抗蝕層93之表面也形成有表塗膜層(撥水性比形成表塗膜層之前之抗蝕層93表面高之表塗膜層)，因此抗蝕層93表面之撥水性變得比抗反射膜92之撥水性高。另外，此時，絕緣膜91對應圖33~圖38中之上述材料膜72，抗反射膜92對應圖33~圖38中之上述材料膜26，抗蝕層93對應圖33~圖38中之上述抗蝕層73。
    接下來，如圖50所示，與實施例1同樣地對抗蝕層93進行浸液曝光後進行顯影處理，再進行沖洗處理及乾燥處理(旋轉乾燥)。由此，抗蝕層93成為抗蝕圖93a。在顯影處理後(進行沖洗處理及乾燥處理時)，抗蝕層93(抗蝕圖93a)之表面93b之撥水性變得與從抗蝕層93(抗蝕圖93a)露出之抗反射膜92之表面92a之撥水性相同或更低。這主要是因為形成在抗蝕層93表面之表塗膜層溶解於顯影液中而被除去。利用該撥水性之大小關係，便可抑制或防止圖8及圖9所示之缺陷。
    接下來，與實施例1同樣地，將抗蝕圖93a作為蝕刻掩模來對抗反射膜92進行乾蝕刻，進一步將抗蝕圖93a(或抗蝕圖93a及抗反射膜92之層疊圖形)作為蝕刻掩模來對絕緣膜91進行乾蝕刻，即可如圖51所示，在絕緣膜91上形成槽TR。隨後，通過灰化等除去殘留之抗蝕圖93a及抗反射膜92。該槽TR對應於實施例1~5之槽47，而且，絕緣膜91在實施例1~5中對應於形成有槽47之部分中將半導體基板41、氧化矽膜42和氮化矽膜43合起來之部分。
    將所述槽TR之形成製程適用於實施例2時，與實施例2同樣地，在絕緣膜91上形成上述下層膜51、中間層52及抗蝕層53，以取代抗反射膜92及抗蝕層93，接下來通過與實施例2同樣之製程來形成對應於上述槽47之槽TR。將所述槽TR之形成製程適用於實施例3時，與實施例3同樣地，在絕緣膜91上形成上述下層膜51、中間層52及抗蝕層54，以取代抗反射膜92及抗蝕層93，接著再通過與實施例3同樣之製程來形成對應於上述槽47之槽TR。將槽TR之形成製程適用於實施例4時，與實施例4同樣地，在絕緣膜91上形成上述下層膜51、中間層55及抗蝕層56，以取代抗反射膜92及抗蝕層93，接著再通過與實施例4同樣之製程來形成對應於上述槽47之槽TR。將所述槽TR之形成製程適用於實施例5時，與實施例5同樣地，在絕緣膜91上形成上述非晶碳層61、有機抗反射膜62及抗蝕層63，以取代抗反射膜86及抗蝕層87，接著再通過與實施例5同樣之製程來形成對應於上述槽47之槽TR。
    在形成槽TR後，在具有槽TR之底部及側壁上之絕緣膜91上形成阻隔導體膜(例如氮化鈦膜、鉭膜或氮化鉭膜等)。接著，通過CVD法或濺鍍法等，在阻隔導體膜上形成銅之種晶層，而且，通過電鍍法等在種晶層上形成鍍銅膜，並將鍍銅膜埋入佈線槽之內部。接著，通過CMP法除去槽TR以外之區域之主導體膜(鍍銅膜及種晶層)和阻隔導體膜，如圖52所示，形成埋入槽TR內且以銅為主導電材料之第1層佈線M1。為了簡化附圖，以阻隔導體膜、種晶層及鍍銅膜為一體來表示佈線M1。
    佈線M1借助於插塞PG與閘極電極GE或n+型半導體區域SD等電連接。之後再通過雙鑲嵌法形成第2層佈線，但本文不再進行重複說明。
    以上述方式製造本實施方式之半導體裝置。
    以上按照實施方式具體地說明瞭本案發明人所作之發明，但是本發明並不受到所述實施方式限定，在不超出其要旨之範圍下能夠進行種種變更，在此無需贅言。 [產業上之可利性]
    本發明可有效應用於半導體裝置及其製造技術。
    1‧‧‧被加工層
    2‧‧‧抗反射膜
    3‧‧‧抗蝕層
    3a‧‧‧抗蝕圖
    3b‧‧‧表面
    3c‧‧‧感光區域
    4‧‧‧曝光用光
    11‧‧‧殘渣
    12‧‧‧微橋缺陷
    13‧‧‧團狀缺陷(乾燥污痕)
    14‧‧‧液滴
    15‧‧‧顯影難溶物
    16‧‧‧液滴
    16a‧‧‧液滴
    17‧‧‧乾燥污痕
    21‧‧‧顯影液
    22‧‧‧空隙部
    23‧‧‧抗蝕劑溶解物
    24‧‧‧沖洗液
    25‧‧‧液滴
    26‧‧‧材料膜
    26a‧‧‧表面
    29‧‧‧箭頭標號
    30‧‧‧底層
    31‧‧‧液滴
    32‧‧‧底層
    33‧‧‧氟化合物
    34‧‧‧有機膜
    34a‧‧‧有機膜用材料
    41‧‧‧半導體基板
    42‧‧‧氧化矽膜
    43‧‧‧氮化矽膜
    44‧‧‧抗反射膜
    45‧‧‧抗蝕層
    45a‧‧‧抗蝕圖
    45b‧‧‧表面
    46‧‧‧ArF光
    47‧‧‧槽
    48‧‧‧元件隔離用氧化矽膜
    49‧‧‧元件隔離區域
    51‧‧‧下層膜
    52‧‧‧中間層
    53‧‧‧抗蝕層
    53a‧‧‧抗蝕圖
    53b‧‧‧表面
    54‧‧‧抗蝕層
    54a‧‧‧抗蝕圖
    54b‧‧‧表面
    55‧‧‧中間層
    56‧‧‧抗蝕層
    56a‧‧‧抗蝕圖
    56b‧‧‧表面
    57‧‧‧撥水化劑藥液
    61‧‧‧非晶碳層
    62‧‧‧有機抗反射膜
    63‧‧‧抗蝕層
    63a‧‧‧抗蝕圖
    63b‧‧‧表面
    71‧‧‧半導體基板
    72‧‧‧材料膜
    73‧‧‧抗蝕層
    73a‧‧‧抗蝕圖
    73b‧‧‧表面
    74‧‧‧空隙部
    81‧‧‧半導體基板
    82‧‧‧元件隔離區域
    82a‧‧‧槽
    83‧‧‧閘極絕緣膜
    84‧‧‧金屬矽化物層
    85‧‧‧絕緣膜
    86‧‧‧抗反射膜
    86a‧‧‧表面
    87‧‧‧抗蝕層
    87a‧‧‧抗蝕圖
    87b‧‧‧表面
    91‧‧‧絕緣膜
    92‧‧‧抗反射膜
    92a‧‧‧表面
    93‧‧‧抗蝕層
    93a‧‧‧抗蝕圖
    93b‧‧‧表面
    CNT‧‧‧接觸孔
    EX‧‧‧n-型半導體區域
    GE‧‧‧閘極電極
    LS‧‧‧透鏡
    M1‧‧‧佈線
    MK‧‧‧光掩模
    MS‧‧‧彎液面
    NZ‧‧‧噴嘴
    NZa‧‧‧流入口
    NZb‧‧‧吸入口
    PG‧‧‧插塞
    PR‧‧‧抗蝕層
    PW‧‧‧p型阱
    Qn‧‧‧n溝道型MISFET
    SD‧‧‧n+型半導體區域
    SP‧‧‧側牆隔離層
    ST‧‧‧晶片平臺
    SW‧‧‧半導體晶片
    TR‧‧‧槽
    圖1係浸液曝光之說明圖。
    圖2係表塗層工藝之工藝流程圖。
    圖3係使用無表塗層抗蝕劑時浸液曝光之工藝流程之製程流程圖。
    圖4係使用無表塗層抗蝕劑時浸液曝光之工藝流程之主要部分剖面圖。
    圖5(A)-(C)係殘渣缺陷、微橋缺陷及團狀缺陷(乾燥污痕)之說明圖。
    圖6係缺陷產生原因之說明圖。
    圖7係缺陷產生原因之說明圖。
    圖8(A)-(E)係本案發明人研究發現之缺陷產生原因之說明圖。
    圖9(A)-(D)係本案發明人經研究後發現缺陷產生原因之說明圖。
    圖10係沖洗液難以穩定在抗蝕圖之空隙部中之狀態之說明圖。
    圖11係接觸角之說明圖。
    圖12(A)、12(B)係控制抗蝕層正下方之材料膜之撥水性之第1方法之說明圖。
    圖13係表示第1方法中所用單體之例子之說明圖。
    圖14係表示第1方法中所用單體之例子之說明圖。
    圖15係控制抗蝕層正下方之材料膜之撥水性之第2方法之說明圖。
    圖16係氟類撥水化劑、矽酮類撥水化劑、氟矽酮類撥水化劑之例子之說明圖。
    圖17係改變抗蝕劑正下方之材料膜之接觸角時三種ArF抗蝕劑之塗敷狀態之說明圖。
    圖18(A)-(D)係實施方式1之半導體裝置製造製程之剖面圖。
    圖19(E)-(G)係實施方式1之半導體裝置製造製程之剖面圖。
    圖20(A)-(C)係實施方式2之半導體裝置製造製程之剖面圖。
    圖21(D)-(F)係實施方式2之半導體裝置製造製程之剖面圖。
    圖22(G)-(I)係實施方式2之半導體裝置製造製程之剖面圖。
    圖23係表示添加在中間層中氟樹脂之單體結構之說明圖。
    圖24(A)-(C)係實施方式3之半導體裝置製造製程之剖面圖。
    圖25(D)-(F)係實施方式3之半導體裝置製造製程之剖面圖。
    圖26(G)-(I)係實施方式3之半導體裝置製造製程之剖面圖。
    圖27(A)-(C)係實施方式4之半導體裝置製造製程之剖面圖。
    圖28(D)-(F)係實施方式4之半導體裝置製造製程之剖面圖。
    圖29(G)-(J)係實施方式4之半導體裝置製造製程之剖面圖。
    圖30(A)-(C)係實施方式5之半導體裝置製造製程之剖面圖。
    圖31(D)-(F)係實施方式5之半導體裝置製造製程之剖面圖。
    圖32(G)-(I)係實施方式5之半導體裝置製造製程之剖面圖。
    圖33係本實施方式之半導體裝置之工藝流程圖。
    圖34係本實施方式之半導體裝置製造製程中主要部分之剖面圖。
    圖35係接著圖34之半導體裝置製造製程中主要部分之剖面圖。
    圖36係接著圖35之半導體裝置製造製程中主要部分之剖面圖。
    圖37係接著圖36之半導體裝置製造製程中主要部分之剖面圖。
    圖38係接著圖37之半導體裝置製造製程中主要部分之剖面圖。
    圖39係實施方式1~5中接觸角之關係之表。
    圖40係本發明一實施方式之半導體裝置製造製程中主要部分之剖面圖。
    圖41係接著圖40之半導體裝置製造製程中主要部分之剖面圖。
    圖42係接著圖41之半導體裝置製造製程中主要部分之剖面圖。
    圖43係接著圖42之半導體裝置製造製程中主要部分之剖面圖。
    圖44係接著圖43之半導體裝置製造製程中主要部分之剖面圖。
    圖45係接著圖44之半導體裝置製造製程中主要部分之剖面圖。
    圖46係接著圖45之半導體裝置製造製程中主要部分之剖面圖。
    圖47係接著圖46之半導體裝置製造製程中主要部分之剖面圖。
    圖48係接著圖47之半導體裝置製造製程中主要部分之剖面圖。
    圖49係接著圖48之半導體裝置製造製程中主要部分之剖面圖。
    圖50係接著圖49之半導體裝置製造製程中主要部分之剖面圖。
    圖51係接著圖50之半導體裝置製造製程中主要部分之剖面圖。
    圖52係接著圖51之半導體裝置製造製程中主要部分之剖面圖。
    1‧‧‧被加工層
    2‧‧‧抗反射膜
    3‧‧‧抗蝕層
    3a‧‧‧抗蝕圖
    3b‧‧‧表面
    22‧‧‧空隙部
    24‧‧‧沖洗液
    26‧‧‧材料膜
    26a‧‧‧表面
    29‧‧‧箭頭標號
    SW‧‧‧半導體晶片
    权利要求:
    Claims (15)
    [1] 一種半導體裝置之製造方法，其特徵在於，包括以下製程：製程(a)，準備半導體基板；製程(b)，在上述半導體基板上形成第1材料膜；製程(c)，在上述第1材料膜上形成抗蝕層；製程(d)，對上述抗蝕層進行浸液曝光；製程(e)，在上述製程(d)後，對上述抗蝕層進行顯影處理；製程(f)，在上述製程(e)後，用沖洗液對上述半導體基板進行沖洗處理；製程(g)，在上述製程(f)後，轉動上述半導體基板以使上述半導體基板乾燥；以及製程(h)，在上述製程(g)後，將上述抗蝕層作為蝕刻掩模來對上述第1材料膜進行蝕刻，其中，在上述製程(e)中，上述第1材料膜從上述抗蝕層因顯影處理而被除去之部分露出，且在進行上述製程(f)時，從上述抗蝕層露出之上述第1材料膜表面之撥水性與上述抗蝕層表面之撥水性相同或更高。
    [2] 如請求項1之半導體裝置之製造方法，其中，在進行上述製程(g)時，從上述抗蝕層露出之上述第1材料膜表面之撥水性與上述抗蝕層表面之撥水性相同或更高。
    [3] 如請求項2之半導體裝置之製造方法，其中，在進行上述製程(f)時，將上述抗蝕層表面之上述沖洗液之接觸角設為θ1、且將從上述抗蝕層露出之上述第1材料膜表面之上述沖洗液之接觸角設為θ2時，上述θ2大於等於上述θ1。
    [4] 如請求項3之半導體裝置之製造方法，其中，上述θ2大於上述θ1。
    [5] 如請求項4之半導體裝置之製造方法，其中，在進行上述製程(d)時，若將上述抗蝕層表面之上述沖洗液之接觸角設為θ3，則上述θ3大於上述θ1。
    [6] 如請求項5之半導體裝置之製造方法，其中，上述θ3大於上述θ2。
    [7] 如請求項6之半導體裝置之製造方法，其中，上述θ2小於等於80°。
    [8] 如請求項7之半導體裝置之製造方法，其中，上述沖洗液為純水。
    [9] 如請求項8之半導體裝置之製造方法，其中，在上述製程(e)中，因與顯影液接觸，上述抗蝕層表面之撥水性下降。
    [10] 如請求項8之半導體裝置之製造方法，其中，在上述製程(c)後且在上述製程(d)前，還包括製程(c1)，其係在上述抗蝕層之表面形成表塗膜層，且在上述製程(d)中，上述表塗膜層構成上述抗蝕層之表面，在上述製程(e)中，利用顯影液將上述表塗膜層從上述抗蝕層之表面除去。
    [11] 如請求項1之半導體裝置之製造方法，其中，上述第1材料膜係以碳為主要成分之有機膜或者以碳及矽為主要成分之有機膜，在上述製程(b)中，上述第1材料膜形成用之藥液含有氟樹脂，藉由將上述藥液塗布到上述半導體基板上，可形成上述氟樹脂偏析在表面之上述第1材料膜。
    [12] 如請求項11之半導體裝置之製造方法，其中，上述氟樹脂係將由以CH2=C(X)COOYRf......(化學式1)表示之單量體形成之單體聚合而成之樹脂，上述化學式1中X係氫原子、氟原子、碳數1~20之直鏈狀或分支狀烷基、碳數1~20之直鏈狀或分支狀氟烷基或者CFX1X2基，上述化學式1中Y係直接鍵結或碳數1~10之不含氟原子之二價之有機基，上述化學式1中Rf係碳數4~6之直鏈狀或分支狀之氟烷基，上述X1及X2係氫原子或氟原子。
    [13] 如請求項12之半導體裝置之製造方法，其中，上述第1材料膜中所含之上述氟樹脂不溶解於上述製程(e)中使用之顯影液。
    [14] 如請求項1之半導體裝置之製造方法，其中，在上述製程(b)後且在上述製程(c)前，還包括製程(b1)，其係藉由用含有撥水化劑和溶劑之撥水化劑藥液對上述第1材料膜表面進行處理，從而提高上述第1材料膜表面之撥水性。
    [15] 如請求項14之半導體裝置之製造方法，其中，上述撥水化劑包含氟類撥水化劑、矽酮類撥水化劑、氟矽酮類撥水化劑、矽烷耦合劑、矽烷化劑、烷化劑及醯化劑中之至少任一種。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI566272B|2017-01-11|半導體裝置之製造方法
    US10162266B2|2018-12-25|Photoresist pattern trimming methods
    US7354847B2|2008-04-08|Method of trimming technology
    US7361609B2|2008-04-22|Mask patterns for semiconductor device fabrication and related methods
    KR102117302B1|2020-06-01|이온 주입 방법
    TWI450040B|2014-08-21|光阻圖案增厚材料、形成光阻圖案之方法、半導體元件及其製造方法
    US9209039B2|2015-12-08|Methods of forming a reversed pattern in a substrate, and related semiconductor device structures
    US10515953B2|2019-12-24|Method and structure for gap filling improvement
    KR20080005716A|2008-01-15|반도체 소자의 패턴 형성 방법
    TWI465865B|2014-12-21|液浸式平版印刷之顯影處理方法，使用於該顯影處理方法之溶液及使用該顯影處理方法之電子裝置
    US9448486B2|2016-09-20|Photoresist pattern trimming compositions and methods
    US8836082B2|2014-09-16|Reversal lithography approach by selective deposition of nanoparticles
    TWI699821B|2020-07-21|半導體裝置之製造方法
    JPWO2009054413A1|2011-03-03|半導体装置の作製方法
    CN106468859B|2020-09-11|用以使用二次曝光界定多个层图案的方法
    US8198014B2|2012-06-12|Resist cover film forming material, resist pattern forming method, and electronic device and method for manufacturing the same
    US20140225252A1|2014-08-14|On-track reverse lithography to thin mask for fabrication of dark-field features
    TW201030835A|2010-08-16|Conformal etch material and process
    JP4566861B2|2010-10-20|レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
    TW200839944A|2008-10-01|Method for dual damascene process
    JP2020126180A|2020-08-20|半導体装置の製造方法および下地加工用の積層有機膜
    KR100760110B1|2007-09-18|레지스트 조성물, 레지스트 패턴의 형성 방법, 반도체 장치및 그의 제조 방법
    同族专利:
    公开号 | 公开日
    CN102956443B|2017-04-12|
    CN102956443A|2013-03-06|
    JP5816488B2|2015-11-18|
    US8808970B2|2014-08-19|
    TWI566272B|2017-01-11|
    JP2013046005A|2013-03-04|
    US20140342566A1|2014-11-20|
    US9105476B2|2015-08-11|
    US20130052824A1|2013-02-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH09171951A|1995-12-20|1997-06-30|Toshiba Corp|レジストパターンの形成方法|
    ITMI20021985A1|2002-09-18|2004-03-19|St Microelectronics Srl|Metodo per la fabbricazione di dispositivi elettronici a semiconduttore|
    US7208249B2|2002-09-30|2007-04-24|Applied Materials, Inc.|Method of producing a patterned photoresist used to prepare high performance photomasks|
    JP2005101498A|2003-03-04|2005-04-14|Tokyo Ohka Kogyo Co Ltd|液浸露光プロセス用浸漬液および該浸漬液を用いたレジストパターン形成方法|
    JP4106017B2|2003-12-19|2008-06-25|東京エレクトロン株式会社|現像装置及び現像方法|
    ES2438533T3|2004-06-25|2014-01-17|Daikin Industries, Ltd.|Composición de resina y moldeados de la misma|
    JP2007116073A|2005-09-21|2007-05-10|Nikon Corp|露光方法及び露光装置、並びにデバイス製造方法|
    JP4797662B2|2006-02-03|2011-10-19|東京エレクトロン株式会社|塗布、現像方法、塗布、現像装置及び記憶媒体|
    JP4947293B2|2007-02-23|2012-06-06|信越化学工業株式会社|パターン形成方法|
    US20080241489A1|2007-03-30|2008-10-02|Renesas Technology Corp.|Method of forming resist pattern and semiconductor device manufactured with the same|
    JP2008277748A|2007-03-30|2008-11-13|Renesas Technology Corp|レジストパターンの形成方法とその方法により製造した半導体デバイス|
    JP2009004478A|2007-06-20|2009-01-08|Toshiba Corp|パターン形成方法及び半導体装置の製造方法|
    TW200921297A|2007-09-25|2009-05-16|Renesas Tech Corp|Method and apparatus for manufacturing semiconductor device, and resist material|
    JP4946787B2|2007-10-22|2012-06-06|Ｊｓｒ株式会社|レジスト下層膜用組成物及びその製造方法|
    JP5311331B2|2008-06-25|2013-10-09|ルネサスエレクトロニクス株式会社|液浸リソグラフィの現像処理方法および該現像処理方法を用いた電子デバイス|
    JP5222111B2|2008-11-26|2013-06-26|東京応化工業株式会社|レジスト表面改質液及びこれを利用したレジストパターン形成方法|
    JP5398307B2|2009-03-06|2014-01-29|株式会社東芝|半導体装置の製造方法|
    JP4853536B2|2009-03-13|2012-01-11|東京エレクトロン株式会社|塗布、現像装置、塗布、現像方法及び記憶媒体|
    JP5437763B2|2009-10-02|2014-03-12|東京エレクトロン株式会社|現像処理方法及び基板処理方法|
    JP5816488B2|2011-08-26|2015-11-18|ルネサスエレクトロニクス株式会社|半導体装置の製造方法|JP5816488B2|2011-08-26|2015-11-18|ルネサスエレクトロニクス株式会社|半導体装置の製造方法|
    KR102245135B1|2014-05-20|2021-04-28|삼성전자 주식회사|패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법|
    JP6456238B2|2015-05-14|2019-01-23|ルネサスエレクトロニクス株式会社|半導体装置の製造方法|
    KR102257694B1|2016-09-30|2021-05-31|후지필름 가부시키가이샤|반도체 칩의 제조 방법, 키트|
    KR101977122B1|2017-05-24|2019-05-10|한국과학기술원|나노몰드 및 그 제조방법|
    JP2019114600A|2017-12-21|2019-07-11|東京応化工業株式会社|表面処理液、表面処理方法、及びパターン倒れの抑制方法|
    JP6916731B2|2017-12-28|2021-08-11|東京応化工業株式会社|基板の撥水化方法、表面処理剤、及び基板表面を洗浄液により洗浄する際の有機パターン又は無機パターンの倒れを抑制する方法|
    WO2019216339A1|2018-05-08|2019-11-14|株式会社カネカ|太陽電池の製造方法及びそれに用いるホルダ|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011184550A|JP5816488B2|2011-08-26|2011-08-26|半導体装置の製造方法|
    [返回顶部]